Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | Download | RSS feed

  1. /*
  2.  * Copyright 2000 ATI Technologies Inc., Markham, Ontario, and
  3.  *                VA Linux Systems Inc., Fremont, California.
  4.  *
  5.  * All Rights Reserved.
  6.  *
  7.  * Permission is hereby granted, free of charge, to any person obtaining
  8.  * a copy of this software and associated documentation files (the
  9.  * "Software"), to deal in the Software without restriction, including
  10.  * without limitation on the rights to use, copy, modify, merge,
  11.  * publish, distribute, sublicense, and/or sell copies of the Software,
  12.  * and to permit persons to whom the Software is furnished to do so,
  13.  * subject to the following conditions:
  14.  *
  15.  * The above copyright notice and this permission notice (including the
  16.  * next paragraph) shall be included in all copies or substantial
  17.  * portions of the Software.
  18.  *
  19.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  20.  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  21.  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  22.  * NON-INFRINGEMENT.  IN NO EVENT SHALL ATI, VA LINUX SYSTEMS AND/OR
  23.  * THEIR SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  24.  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  25.  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  26.  * DEALINGS IN THE SOFTWARE.
  27.  */
  28.  
  29. /*
  30.  * Authors:
  31.  *   Kevin E. Martin <martin@xfree86.org>
  32.  *   Rickard E. Faith <faith@valinux.com>
  33.  *   Alan Hourihane <alanh@fairlite.demon.co.uk>
  34.  *
  35.  * References:
  36.  *
  37.  * !!!! FIXME !!!!
  38.  *   RAGE 128 VR/ RAGE 128 GL Register Reference Manual (Technical
  39.  *   Reference Manual P/N RRG-G04100-C Rev. 0.04), ATI Technologies: April
  40.  *   1999.
  41.  *
  42.  * !!!! FIXME !!!!
  43.  *   RAGE 128 Software Development Manual (Technical Reference Manual P/N
  44.  *   SDK-G04000 Rev. 0.01), ATI Technologies: June 1999.
  45.  *
  46.  */
  47.  
  48. /* !!!! FIXME !!!!  NOTE: THIS FILE HAS BEEN CONVERTED FROM r128_reg.h
  49.  * AND CONTAINS REGISTERS AND REGISTER DEFINITIONS THAT ARE NOT CORRECT
  50.  * ON THE RADEON.  A FULL AUDIT OF THIS CODE IS NEEDED!  */
  51.  
  52. #ifndef _RADEON_REG_H_
  53. #define _RADEON_REG_H_
  54.  
  55. #define ATI_DATATYPE_VQ                         0
  56. #define ATI_DATATYPE_CI4                        1
  57. #define ATI_DATATYPE_CI8                        2
  58. #define ATI_DATATYPE_ARGB1555                   3
  59. #define ATI_DATATYPE_RGB565                     4
  60. #define ATI_DATATYPE_RGB888                     5
  61. #define ATI_DATATYPE_ARGB8888                   6
  62. #define ATI_DATATYPE_RGB332                     7
  63. #define ATI_DATATYPE_Y8                         8
  64. #define ATI_DATATYPE_RGB8                       9
  65. #define ATI_DATATYPE_CI16                       10
  66. #define ATI_DATATYPE_VYUY_422                   11
  67. #define ATI_DATATYPE_YVYU_422                   12
  68. #define ATI_DATATYPE_AYUV_444                   14
  69. #define ATI_DATATYPE_ARGB4444                   15
  70.  
  71.                                 /* Registers for 2D/Video/Overlay */
  72. #define RADEON_ADAPTER_ID                   0x0f2c /* PCI */
  73. #define RADEON_AGP_BASE                     0x0170
  74. #define RADEON_AGP_CNTL                     0x0174
  75. #       define RADEON_AGP_APER_SIZE_256MB   (0x00 << 0)
  76. #       define RADEON_AGP_APER_SIZE_128MB   (0x20 << 0)
  77. #       define RADEON_AGP_APER_SIZE_64MB    (0x30 << 0)
  78. #       define RADEON_AGP_APER_SIZE_32MB    (0x38 << 0)
  79. #       define RADEON_AGP_APER_SIZE_16MB    (0x3c << 0)
  80. #       define RADEON_AGP_APER_SIZE_8MB     (0x3e << 0)
  81. #       define RADEON_AGP_APER_SIZE_4MB     (0x3f << 0)
  82. #       define RADEON_AGP_APER_SIZE_MASK    (0x3f << 0)
  83. #define RADEON_STATUS_PCI_CONFIG            0x06
  84. #       define RADEON_CAP_LIST              0x100000
  85. #define RADEON_CAPABILITIES_PTR_PCI_CONFIG  0x34 /* offset in PCI config*/
  86. #       define RADEON_CAP_PTR_MASK          0xfc /* mask off reserved bits of CAP_PTR */
  87. #       define RADEON_CAP_ID_NULL           0x00 /* End of capability list */
  88. #       define RADEON_CAP_ID_AGP            0x02 /* AGP capability ID */
  89. #       define RADEON_CAP_ID_EXP            0x10 /* PCI Express */
  90. #define RADEON_AGP_COMMAND                  0x0f60 /* PCI */
  91. #define RADEON_AGP_COMMAND_PCI_CONFIG       0x0060 /* offset in PCI config*/
  92. #       define RADEON_AGP_ENABLE            (1<<8)
  93. #define RADEON_AGP_PLL_CNTL                 0x000b /* PLL */
  94. #define RADEON_AGP_STATUS                   0x0f5c /* PCI */
  95. #       define RADEON_AGP_1X_MODE           0x01
  96. #       define RADEON_AGP_2X_MODE           0x02
  97. #       define RADEON_AGP_4X_MODE           0x04
  98. #       define RADEON_AGP_FW_MODE           0x10
  99. #       define RADEON_AGP_MODE_MASK         0x17
  100. #       define RADEON_AGPv3_MODE            0x08
  101. #       define RADEON_AGPv3_4X_MODE         0x01
  102. #       define RADEON_AGPv3_8X_MODE         0x02
  103. #define RADEON_ATTRDR                       0x03c1 /* VGA */
  104. #define RADEON_ATTRDW                       0x03c0 /* VGA */
  105. #define RADEON_ATTRX                        0x03c0 /* VGA */
  106. #define RADEON_AUX_SC_CNTL                  0x1660
  107. #       define RADEON_AUX1_SC_EN            (1 << 0)
  108. #       define RADEON_AUX1_SC_MODE_OR       (0 << 1)
  109. #       define RADEON_AUX1_SC_MODE_NAND     (1 << 1)
  110. #       define RADEON_AUX2_SC_EN            (1 << 2)
  111. #       define RADEON_AUX2_SC_MODE_OR       (0 << 3)
  112. #       define RADEON_AUX2_SC_MODE_NAND     (1 << 3)
  113. #       define RADEON_AUX3_SC_EN            (1 << 4)
  114. #       define RADEON_AUX3_SC_MODE_OR       (0 << 5)
  115. #       define RADEON_AUX3_SC_MODE_NAND     (1 << 5)
  116. #define RADEON_AUX1_SC_BOTTOM               0x1670
  117. #define RADEON_AUX1_SC_LEFT                 0x1664
  118. #define RADEON_AUX1_SC_RIGHT                0x1668
  119. #define RADEON_AUX1_SC_TOP                  0x166c
  120. #define RADEON_AUX2_SC_BOTTOM               0x1680
  121. #define RADEON_AUX2_SC_LEFT                 0x1674
  122. #define RADEON_AUX2_SC_RIGHT                0x1678
  123. #define RADEON_AUX2_SC_TOP                  0x167c
  124. #define RADEON_AUX3_SC_BOTTOM               0x1690
  125. #define RADEON_AUX3_SC_LEFT                 0x1684
  126. #define RADEON_AUX3_SC_RIGHT                0x1688
  127. #define RADEON_AUX3_SC_TOP                  0x168c
  128. #define RADEON_AUX_WINDOW_HORZ_CNTL         0x02d8
  129. #define RADEON_AUX_WINDOW_VERT_CNTL         0x02dc
  130.  
  131. #define RADEON_BASE_CODE                    0x0f0b
  132. #define RADEON_BIOS_0_SCRATCH               0x0010
  133. #       define RADEON_FP_PANEL_SCALABLE     (1 << 16)
  134. #       define RADEON_FP_PANEL_SCALE_EN     (1 << 17)
  135. #       define RADEON_FP_CHIP_SCALE_EN      (1 << 18)
  136. #       define RADEON_DRIVER_BRIGHTNESS_EN  (1 << 26)
  137. #       define RADEON_DISPLAY_ROT_MASK      (3 << 28)
  138. #       define RADEON_DISPLAY_ROT_00        (0 << 28)
  139. #       define RADEON_DISPLAY_ROT_90        (1 << 28)
  140. #       define RADEON_DISPLAY_ROT_180       (2 << 28)
  141. #       define RADEON_DISPLAY_ROT_270       (3 << 28)
  142. #define RADEON_BIOS_1_SCRATCH               0x0014
  143. #define RADEON_BIOS_2_SCRATCH               0x0018
  144. #define RADEON_BIOS_3_SCRATCH               0x001c
  145. #define RADEON_BIOS_4_SCRATCH               0x0020
  146. #       define RADEON_CRT1_ATTACHED_MASK    (3 << 0)
  147. #       define RADEON_CRT1_ATTACHED_MONO    (1 << 0)
  148. #       define RADEON_CRT1_ATTACHED_COLOR   (2 << 0)
  149. #       define RADEON_LCD1_ATTACHED         (1 << 2)
  150. #       define RADEON_DFP1_ATTACHED         (1 << 3)
  151. #       define RADEON_TV1_ATTACHED_MASK     (3 << 4)
  152. #       define RADEON_TV1_ATTACHED_COMP     (1 << 4)
  153. #       define RADEON_TV1_ATTACHED_SVIDEO   (2 << 4)
  154. #       define RADEON_CRT2_ATTACHED_MASK    (3 << 8)
  155. #       define RADEON_CRT2_ATTACHED_MONO    (1 << 8)
  156. #       define RADEON_CRT2_ATTACHED_COLOR   (2 << 8)
  157. #       define RADEON_DFP2_ATTACHED         (1 << 11)
  158. #define RADEON_BIOS_5_SCRATCH               0x0024
  159. #       define RADEON_LCD1_ON               (1 << 0)
  160. #       define RADEON_CRT1_ON               (1 << 1)
  161. #       define RADEON_TV1_ON                (1 << 2)
  162. #       define RADEON_DFP1_ON               (1 << 3)
  163. #       define RADEON_CRT2_ON               (1 << 5)
  164. #       define RADEON_CV1_ON                (1 << 6)
  165. #       define RADEON_DFP2_ON               (1 << 7)
  166. #       define RADEON_LCD1_CRTC_MASK        (1 << 8)
  167. #       define RADEON_LCD1_CRTC_SHIFT       8
  168. #       define RADEON_CRT1_CRTC_MASK        (1 << 9)
  169. #       define RADEON_CRT1_CRTC_SHIFT       9
  170. #       define RADEON_TV1_CRTC_MASK         (1 << 10)
  171. #       define RADEON_TV1_CRTC_SHIFT        10
  172. #       define RADEON_DFP1_CRTC_MASK        (1 << 11)
  173. #       define RADEON_DFP1_CRTC_SHIFT       11
  174. #       define RADEON_CRT2_CRTC_MASK        (1 << 12)
  175. #       define RADEON_CRT2_CRTC_SHIFT       12
  176. #       define RADEON_CV1_CRTC_MASK         (1 << 13)
  177. #       define RADEON_CV1_CRTC_SHIFT        13
  178. #       define RADEON_DFP2_CRTC_MASK        (1 << 14)
  179. #       define RADEON_DFP2_CRTC_SHIFT       14
  180. #define RADEON_BIOS_6_SCRATCH               0x0028
  181. #       define RADEON_ACC_MODE_CHANGE       (1 << 2)
  182. #       define RADEON_EXT_DESKTOP_MODE      (1 << 3)
  183. #       define RADEON_LCD_DPMS_ON           (1 << 20)
  184. #       define RADEON_CRT_DPMS_ON           (1 << 21)
  185. #       define RADEON_TV_DPMS_ON            (1 << 22)
  186. #       define RADEON_DFP_DPMS_ON           (1 << 23)
  187. #       define RADEON_DPMS_MASK             (3 << 24)
  188. #       define RADEON_DPMS_ON               (0 << 24)
  189. #       define RADEON_DPMS_STANDBY          (1 << 24)
  190. #       define RADEON_DPMS_SUSPEND          (2 << 24)
  191. #       define RADEON_DPMS_OFF              (3 << 24)
  192. #       define RADEON_SCREEN_BLANKING       (1 << 26)
  193. #       define RADEON_DRIVER_CRITICAL       (1 << 27)
  194. #       define RADEON_DISPLAY_SWITCHING_DIS (1 << 30)
  195. #define RADEON_BIOS_7_SCRATCH               0x002c
  196. #       define RADEON_SYS_HOTKEY            (1 << 10)
  197. #       define RADEON_DRV_LOADED            (1 << 12)
  198. #define RADEON_BIOS_ROM                     0x0f30 /* PCI */
  199. #define RADEON_BIST                         0x0f0f /* PCI */
  200. #define RADEON_BRUSH_DATA0                  0x1480
  201. #define RADEON_BRUSH_DATA1                  0x1484
  202. #define RADEON_BRUSH_DATA10                 0x14a8
  203. #define RADEON_BRUSH_DATA11                 0x14ac
  204. #define RADEON_BRUSH_DATA12                 0x14b0
  205. #define RADEON_BRUSH_DATA13                 0x14b4
  206. #define RADEON_BRUSH_DATA14                 0x14b8
  207. #define RADEON_BRUSH_DATA15                 0x14bc
  208. #define RADEON_BRUSH_DATA16                 0x14c0
  209. #define RADEON_BRUSH_DATA17                 0x14c4
  210. #define RADEON_BRUSH_DATA18                 0x14c8
  211. #define RADEON_BRUSH_DATA19                 0x14cc
  212. #define RADEON_BRUSH_DATA2                  0x1488
  213. #define RADEON_BRUSH_DATA20                 0x14d0
  214. #define RADEON_BRUSH_DATA21                 0x14d4
  215. #define RADEON_BRUSH_DATA22                 0x14d8
  216. #define RADEON_BRUSH_DATA23                 0x14dc
  217. #define RADEON_BRUSH_DATA24                 0x14e0
  218. #define RADEON_BRUSH_DATA25                 0x14e4
  219. #define RADEON_BRUSH_DATA26                 0x14e8
  220. #define RADEON_BRUSH_DATA27                 0x14ec
  221. #define RADEON_BRUSH_DATA28                 0x14f0
  222. #define RADEON_BRUSH_DATA29                 0x14f4
  223. #define RADEON_BRUSH_DATA3                  0x148c
  224. #define RADEON_BRUSH_DATA30                 0x14f8
  225. #define RADEON_BRUSH_DATA31                 0x14fc
  226. #define RADEON_BRUSH_DATA32                 0x1500
  227. #define RADEON_BRUSH_DATA33                 0x1504
  228. #define RADEON_BRUSH_DATA34                 0x1508
  229. #define RADEON_BRUSH_DATA35                 0x150c
  230. #define RADEON_BRUSH_DATA36                 0x1510
  231. #define RADEON_BRUSH_DATA37                 0x1514
  232. #define RADEON_BRUSH_DATA38                 0x1518
  233. #define RADEON_BRUSH_DATA39                 0x151c
  234. #define RADEON_BRUSH_DATA4                  0x1490
  235. #define RADEON_BRUSH_DATA40                 0x1520
  236. #define RADEON_BRUSH_DATA41                 0x1524
  237. #define RADEON_BRUSH_DATA42                 0x1528
  238. #define RADEON_BRUSH_DATA43                 0x152c
  239. #define RADEON_BRUSH_DATA44                 0x1530
  240. #define RADEON_BRUSH_DATA45                 0x1534
  241. #define RADEON_BRUSH_DATA46                 0x1538
  242. #define RADEON_BRUSH_DATA47                 0x153c
  243. #define RADEON_BRUSH_DATA48                 0x1540
  244. #define RADEON_BRUSH_DATA49                 0x1544
  245. #define RADEON_BRUSH_DATA5                  0x1494
  246. #define RADEON_BRUSH_DATA50                 0x1548
  247. #define RADEON_BRUSH_DATA51                 0x154c
  248. #define RADEON_BRUSH_DATA52                 0x1550
  249. #define RADEON_BRUSH_DATA53                 0x1554
  250. #define RADEON_BRUSH_DATA54                 0x1558
  251. #define RADEON_BRUSH_DATA55                 0x155c
  252. #define RADEON_BRUSH_DATA56                 0x1560
  253. #define RADEON_BRUSH_DATA57                 0x1564
  254. #define RADEON_BRUSH_DATA58                 0x1568
  255. #define RADEON_BRUSH_DATA59                 0x156c
  256. #define RADEON_BRUSH_DATA6                  0x1498
  257. #define RADEON_BRUSH_DATA60                 0x1570
  258. #define RADEON_BRUSH_DATA61                 0x1574
  259. #define RADEON_BRUSH_DATA62                 0x1578
  260. #define RADEON_BRUSH_DATA63                 0x157c
  261. #define RADEON_BRUSH_DATA7                  0x149c
  262. #define RADEON_BRUSH_DATA8                  0x14a0
  263. #define RADEON_BRUSH_DATA9                  0x14a4
  264. #define RADEON_BRUSH_SCALE                  0x1470
  265. #define RADEON_BRUSH_Y_X                    0x1474
  266. #define RADEON_BUS_CNTL                     0x0030
  267. #       define RADEON_BUS_MASTER_DIS         (1 << 6)
  268. #       define RADEON_BUS_RD_DISCARD_EN      (1 << 24)
  269. #       define RADEON_BUS_RD_ABORT_EN        (1 << 25)
  270. #       define RADEON_BUS_MSTR_DISCONNECT_EN (1 << 28)
  271. #       define RADEON_BUS_WRT_BURST          (1 << 29)
  272. #       define RADEON_BUS_READ_BURST         (1 << 30)
  273. #define RADEON_BUS_CNTL1                    0x0034
  274. #       define RADEON_BUS_WAIT_ON_LOCK_EN    (1 << 4)
  275.  
  276. #define RADEON_CACHE_CNTL                   0x1724
  277. #define RADEON_CACHE_LINE                   0x0f0c /* PCI */
  278. #define RADEON_CAPABILITIES_ID              0x0f50 /* PCI */
  279. #define RADEON_CAPABILITIES_PTR             0x0f34 /* PCI */
  280. #define RADEON_CLK_PIN_CNTL                 0x0001 /* PLL */
  281. #       define RADEON_SCLK_DYN_START_CNTL   (1 << 15)
  282. #define RADEON_CLOCK_CNTL_DATA              0x000c
  283. #define RADEON_CLOCK_CNTL_INDEX             0x0008
  284. #       define RADEON_PLL_WR_EN             (1 << 7)
  285. #       define RADEON_PLL_DIV_SEL           (3 << 8)
  286. #       define RADEON_PLL2_DIV_SEL_MASK     ~(3 << 8)
  287. #define RADEON_CLK_PWRMGT_CNTL              0x0014
  288. #       define RADEON_ENGIN_DYNCLK_MODE     (1 << 12)
  289. #       define RADEON_ACTIVE_HILO_LAT_MASK  (3 << 13)
  290. #       define RADEON_ACTIVE_HILO_LAT_SHIFT 13
  291. #       define RADEON_DISP_DYN_STOP_LAT_MASK (1 << 12)
  292. #       define RADEON_MC_BUSY               (1 << 16)
  293. #       define RADEON_DLL_READY             (1 << 19)
  294. #       define RADEON_CG_NO1_DEBUG_0        (1 << 24)
  295. #       define RADEON_CG_NO1_DEBUG_MASK     (0x1f << 24)
  296. #       define RADEON_DYN_STOP_MODE_MASK    (7 << 21)
  297. #       define RADEON_TVPLL_PWRMGT_OFF      (1 << 30)
  298. #       define RADEON_TVCLK_TURNOFF         (1 << 31)
  299. #define RADEON_PLL_PWRMGT_CNTL              0x0015
  300. #       define RADEON_TCL_BYPASS_DISABLE    (1 << 20)
  301. #define RADEON_CLR_CMP_CLR_3D               0x1a24
  302. #define RADEON_CLR_CMP_CLR_DST              0x15c8
  303. #define RADEON_CLR_CMP_CLR_SRC              0x15c4
  304. #define RADEON_CLR_CMP_CNTL                 0x15c0
  305. #       define RADEON_SRC_CMP_EQ_COLOR      (4 <<  0)
  306. #       define RADEON_SRC_CMP_NEQ_COLOR     (5 <<  0)
  307. #       define RADEON_CLR_CMP_SRC_SOURCE    (1 << 24)
  308. #define RADEON_CLR_CMP_MASK                 0x15cc
  309. #       define RADEON_CLR_CMP_MSK           0xffffffff
  310. #define RADEON_CLR_CMP_MASK_3D              0x1A28
  311. #define RADEON_COMMAND                      0x0f04 /* PCI */
  312. #define RADEON_COMPOSITE_SHADOW_ID          0x1a0c
  313. #define RADEON_CONFIG_APER_0_BASE           0x0100
  314. #define RADEON_CONFIG_APER_1_BASE           0x0104
  315. #define RADEON_CONFIG_APER_SIZE             0x0108
  316. #define RADEON_CONFIG_BONDS                 0x00e8
  317. #define RADEON_CONFIG_CNTL                  0x00e0
  318. #       define RADEON_CFG_ATI_REV_A11       (0   << 16)
  319. #       define RADEON_CFG_ATI_REV_A12       (1   << 16)
  320. #       define RADEON_CFG_ATI_REV_A13       (2   << 16)
  321. #       define RADEON_CFG_ATI_REV_ID_MASK   (0xf << 16)
  322. #define RADEON_CONFIG_MEMSIZE               0x00f8
  323. #define RADEON_CONFIG_MEMSIZE_EMBEDDED      0x0114
  324. #define RADEON_CONFIG_REG_1_BASE            0x010c
  325. #define RADEON_CONFIG_REG_APER_SIZE         0x0110
  326. #define RADEON_CONFIG_XSTRAP                0x00e4
  327. #define RADEON_CONSTANT_COLOR_C             0x1d34
  328. #       define RADEON_CONSTANT_COLOR_MASK   0x00ffffff
  329. #       define RADEON_CONSTANT_COLOR_ONE    0x00ffffff
  330. #       define RADEON_CONSTANT_COLOR_ZERO   0x00000000
  331. #define RADEON_CRC_CMDFIFO_ADDR             0x0740
  332. #define RADEON_CRC_CMDFIFO_DOUT             0x0744
  333. #define RADEON_GRPH_BUFFER_CNTL             0x02f0
  334. #       define RADEON_GRPH_START_REQ_MASK          (0x7f)
  335. #       define RADEON_GRPH_START_REQ_SHIFT         0
  336. #       define RADEON_GRPH_STOP_REQ_MASK           (0x7f<<8)
  337. #       define RADEON_GRPH_STOP_REQ_SHIFT          8
  338. #       define RADEON_GRPH_CRITICAL_POINT_MASK     (0x7f<<16)
  339. #       define RADEON_GRPH_CRITICAL_POINT_SHIFT    16
  340. #       define RADEON_GRPH_CRITICAL_CNTL           (1<<28)
  341. #       define RADEON_GRPH_BUFFER_SIZE             (1<<29)
  342. #       define RADEON_GRPH_CRITICAL_AT_SOF         (1<<30)
  343. #       define RADEON_GRPH_STOP_CNTL               (1<<31)
  344. #define RADEON_GRPH2_BUFFER_CNTL            0x03f0
  345. #       define RADEON_GRPH2_START_REQ_MASK         (0x7f)
  346. #       define RADEON_GRPH2_START_REQ_SHIFT         0
  347. #       define RADEON_GRPH2_STOP_REQ_MASK          (0x7f<<8)
  348. #       define RADEON_GRPH2_STOP_REQ_SHIFT         8
  349. #       define RADEON_GRPH2_CRITICAL_POINT_MASK    (0x7f<<16)
  350. #       define RADEON_GRPH2_CRITICAL_POINT_SHIFT   16
  351. #       define RADEON_GRPH2_CRITICAL_CNTL          (1<<28)
  352. #       define RADEON_GRPH2_BUFFER_SIZE            (1<<29)
  353. #       define RADEON_GRPH2_CRITICAL_AT_SOF        (1<<30)
  354. #       define RADEON_GRPH2_STOP_CNTL              (1<<31)
  355. #define RADEON_CRTC_CRNT_FRAME              0x0214
  356. #define RADEON_CRTC_EXT_CNTL                0x0054
  357. #       define RADEON_CRTC_VGA_XOVERSCAN    (1 <<  0)
  358. #       define RADEON_VGA_ATI_LINEAR        (1 <<  3)
  359. #       define RADEON_XCRT_CNT_EN           (1 <<  6)
  360. #       define RADEON_CRTC_HSYNC_DIS        (1 <<  8)
  361. #       define RADEON_CRTC_VSYNC_DIS        (1 <<  9)
  362. #       define RADEON_CRTC_DISPLAY_DIS      (1 << 10)
  363. #       define RADEON_CRTC_SYNC_TRISTAT     (1 << 11)
  364. #       define RADEON_CRTC_CRT_ON           (1 << 15)
  365. #define RADEON_CRTC_EXT_CNTL_DPMS_BYTE      0x0055
  366. #       define RADEON_CRTC_HSYNC_DIS_BYTE   (1 <<  0)
  367. #       define RADEON_CRTC_VSYNC_DIS_BYTE   (1 <<  1)
  368. #       define RADEON_CRTC_DISPLAY_DIS_BYTE (1 <<  2)
  369. #define RADEON_CRTC_GEN_CNTL                0x0050
  370. #       define RADEON_CRTC_DBL_SCAN_EN      (1 <<  0)
  371. #       define RADEON_CRTC_INTERLACE_EN     (1 <<  1)
  372. #       define RADEON_CRTC_CSYNC_EN         (1 <<  4)
  373. #       define RADEON_CRTC_ICON_EN          (1 << 15)
  374. #       define RADEON_CRTC_CUR_EN           (1 << 16)
  375. #       define RADEON_CRTC_CUR_MODE_MASK    (7 << 20)
  376. #       define RADEON_CRTC_EXT_DISP_EN      (1 << 24)
  377. #       define RADEON_CRTC_EN               (1 << 25)
  378. #       define RADEON_CRTC_DISP_REQ_EN_B    (1 << 26)
  379. #define RADEON_CRTC2_GEN_CNTL               0x03f8
  380. #       define RADEON_CRTC2_DBL_SCAN_EN     (1 <<  0)
  381. #       define RADEON_CRTC2_INTERLACE_EN    (1 <<  1)
  382. #       define RADEON_CRTC2_SYNC_TRISTAT    (1 <<  4)
  383. #       define RADEON_CRTC2_HSYNC_TRISTAT   (1 <<  5)
  384. #       define RADEON_CRTC2_VSYNC_TRISTAT   (1 <<  6)
  385. #       define RADEON_CRTC2_CRT2_ON         (1 <<  7)
  386. #       define RADEON_CRTC2_PIX_WIDTH_SHIFT 8
  387. #       define RADEON_CRTC2_PIX_WIDTH_MASK  (0xf << 8)
  388. #       define RADEON_CRTC2_ICON_EN         (1 << 15)
  389. #       define RADEON_CRTC2_CUR_EN          (1 << 16)
  390. #       define RADEON_CRTC2_CUR_MODE_MASK   (7 << 20)
  391. #       define RADEON_CRTC2_DISP_DIS        (1 << 23)
  392. #       define RADEON_CRTC2_EN              (1 << 25)
  393. #       define RADEON_CRTC2_DISP_REQ_EN_B   (1 << 26)
  394. #       define RADEON_CRTC2_CSYNC_EN        (1 << 27)
  395. #       define RADEON_CRTC2_HSYNC_DIS       (1 << 28)
  396. #       define RADEON_CRTC2_VSYNC_DIS       (1 << 29)
  397. #define RADEON_CRTC_MORE_CNTL               0x27c
  398. #       define RADEON_CRTC_AUTO_HORZ_CENTER_EN (1<<2)
  399. #       define RADEON_CRTC_AUTO_VERT_CENTER_EN (1<<3)
  400. #       define RADEON_CRTC_H_CUTOFF_ACTIVE_EN (1<<4)
  401. #       define RADEON_CRTC_V_CUTOFF_ACTIVE_EN (1<<5)
  402. #define RADEON_CRTC_GUI_TRIG_VLINE          0x0218
  403. #define RADEON_CRTC_H_SYNC_STRT_WID         0x0204
  404. #       define RADEON_CRTC_H_SYNC_STRT_PIX        (0x07  <<  0)
  405. #       define RADEON_CRTC_H_SYNC_STRT_CHAR       (0x3ff <<  3)
  406. #       define RADEON_CRTC_H_SYNC_STRT_CHAR_SHIFT 3
  407. #       define RADEON_CRTC_H_SYNC_WID             (0x3f  << 16)
  408. #       define RADEON_CRTC_H_SYNC_WID_SHIFT       16
  409. #       define RADEON_CRTC_H_SYNC_POL             (1     << 23)
  410. #define RADEON_CRTC2_H_SYNC_STRT_WID        0x0304
  411. #       define RADEON_CRTC2_H_SYNC_STRT_PIX        (0x07  <<  0)
  412. #       define RADEON_CRTC2_H_SYNC_STRT_CHAR       (0x3ff <<  3)
  413. #       define RADEON_CRTC2_H_SYNC_STRT_CHAR_SHIFT 3
  414. #       define RADEON_CRTC2_H_SYNC_WID             (0x3f  << 16)
  415. #       define RADEON_CRTC2_H_SYNC_WID_SHIFT       16
  416. #       define RADEON_CRTC2_H_SYNC_POL             (1     << 23)
  417. #define RADEON_CRTC_H_TOTAL_DISP            0x0200
  418. #       define RADEON_CRTC_H_TOTAL          (0x03ff << 0)
  419. #       define RADEON_CRTC_H_TOTAL_SHIFT    0
  420. #       define RADEON_CRTC_H_DISP           (0x01ff << 16)
  421. #       define RADEON_CRTC_H_DISP_SHIFT     16
  422. #define RADEON_CRTC2_H_TOTAL_DISP           0x0300
  423. #       define RADEON_CRTC2_H_TOTAL         (0x03ff << 0)
  424. #       define RADEON_CRTC2_H_TOTAL_SHIFT   0
  425. #       define RADEON_CRTC2_H_DISP          (0x01ff << 16)
  426. #       define RADEON_CRTC2_H_DISP_SHIFT    16
  427.  
  428. #define RADEON_CRTC_OFFSET_RIGHT            0x0220
  429. #define RADEON_CRTC_OFFSET                  0x0224
  430. #       define RADEON_CRTC_OFFSET__GUI_TRIG_OFFSET (1<<30)
  431. #       define RADEON_CRTC_OFFSET__OFFSET_LOCK     (1<<31)
  432.  
  433. #define RADEON_CRTC2_OFFSET                 0x0324
  434. #       define RADEON_CRTC2_OFFSET__GUI_TRIG_OFFSET (1<<30)
  435. #       define RADEON_CRTC2_OFFSET__OFFSET_LOCK     (1<<31)
  436. #define RADEON_CRTC_OFFSET_CNTL             0x0228
  437. #       define RADEON_CRTC_TILE_LINE_SHIFT              0
  438. #       define RADEON_CRTC_TILE_LINE_RIGHT_SHIFT        4
  439. #       define R300_CRTC_X_Y_MODE_EN_RIGHT              (1 << 6)
  440. #       define R300_CRTC_MICRO_TILE_BUFFER_RIGHT_MASK   (3 << 7)
  441. #       define R300_CRTC_MICRO_TILE_BUFFER_RIGHT_AUTO   (0 << 7)
  442. #       define R300_CRTC_MICRO_TILE_BUFFER_RIGHT_SINGLE (1 << 7)
  443. #       define R300_CRTC_MICRO_TILE_BUFFER_RIGHT_DOUBLE (2 << 7)
  444. #       define R300_CRTC_MICRO_TILE_BUFFER_RIGHT_DIS    (3 << 7)
  445. #       define R300_CRTC_X_Y_MODE_EN                    (1 << 9)
  446. #       define R300_CRTC_MICRO_TILE_BUFFER_MASK         (3 << 10)
  447. #       define R300_CRTC_MICRO_TILE_BUFFER_AUTO         (0 << 10)
  448. #       define R300_CRTC_MICRO_TILE_BUFFER_SINGLE       (1 << 10)
  449. #       define R300_CRTC_MICRO_TILE_BUFFER_DOUBLE       (2 << 10)
  450. #       define R300_CRTC_MICRO_TILE_BUFFER_DIS          (3 << 10)
  451. #       define R300_CRTC_MICRO_TILE_EN_RIGHT            (1 << 12)
  452. #       define R300_CRTC_MICRO_TILE_EN                  (1 << 13)
  453. #       define R300_CRTC_MACRO_TILE_EN_RIGHT            (1 << 14)
  454. #       define R300_CRTC_MACRO_TILE_EN                  (1 << 15)
  455. #       define RADEON_CRTC_TILE_EN_RIGHT                (1 << 14)
  456. #       define RADEON_CRTC_TILE_EN                      (1 << 15)
  457. #       define RADEON_CRTC_OFFSET_FLIP_CNTL             (1 << 16)
  458. #       define RADEON_CRTC_STEREO_OFFSET_EN             (1 << 17)
  459.  
  460. #define R300_CRTC_TILE_X0_Y0                0x0350
  461. #define R300_CRTC2_TILE_X0_Y0               0x0358
  462.  
  463. #define RADEON_CRTC2_OFFSET_CNTL            0x0328
  464. #       define RADEON_CRTC2_OFFSET_FLIP_CNTL (1 << 16)
  465. #       define RADEON_CRTC2_TILE_EN         (1 << 15)
  466. #define RADEON_CRTC_PITCH                   0x022c
  467. #       define RADEON_CRTC_PITCH__SHIFT          0
  468. #       define RADEON_CRTC_PITCH__RIGHT_SHIFT   16
  469.  
  470. #define RADEON_CRTC2_PITCH                  0x032c
  471. #define RADEON_CRTC_STATUS                  0x005c
  472. #       define RADEON_CRTC_VBLANK_SAVE      (1 <<  1)
  473. #       define RADEON_CRTC_VBLANK_SAVE_CLEAR  (1 <<  1)
  474. #define RADEON_CRTC2_STATUS                  0x03fc
  475. #       define RADEON_CRTC2_VBLANK_SAVE      (1 <<  1)
  476. #       define RADEON_CRTC2_VBLANK_SAVE_CLEAR  (1 <<  1)
  477. #define RADEON_CRTC_V_SYNC_STRT_WID         0x020c
  478. #       define RADEON_CRTC_V_SYNC_STRT        (0x7ff <<  0)
  479. #       define RADEON_CRTC_V_SYNC_STRT_SHIFT  0
  480. #       define RADEON_CRTC_V_SYNC_WID         (0x1f  << 16)
  481. #       define RADEON_CRTC_V_SYNC_WID_SHIFT   16
  482. #       define RADEON_CRTC_V_SYNC_POL         (1     << 23)
  483. #define RADEON_CRTC2_V_SYNC_STRT_WID        0x030c
  484. #       define RADEON_CRTC2_V_SYNC_STRT       (0x7ff <<  0)
  485. #       define RADEON_CRTC2_V_SYNC_STRT_SHIFT 0
  486. #       define RADEON_CRTC2_V_SYNC_WID        (0x1f  << 16)
  487. #       define RADEON_CRTC2_V_SYNC_WID_SHIFT  16
  488. #       define RADEON_CRTC2_V_SYNC_POL        (1     << 23)
  489. #define RADEON_CRTC_V_TOTAL_DISP            0x0208
  490. #       define RADEON_CRTC_V_TOTAL          (0x07ff << 0)
  491. #       define RADEON_CRTC_V_TOTAL_SHIFT    0
  492. #       define RADEON_CRTC_V_DISP           (0x07ff << 16)
  493. #       define RADEON_CRTC_V_DISP_SHIFT     16
  494. #define RADEON_CRTC2_V_TOTAL_DISP           0x0308
  495. #       define RADEON_CRTC2_V_TOTAL         (0x07ff << 0)
  496. #       define RADEON_CRTC2_V_TOTAL_SHIFT   0
  497. #       define RADEON_CRTC2_V_DISP          (0x07ff << 16)
  498. #       define RADEON_CRTC2_V_DISP_SHIFT    16
  499. #define RADEON_CRTC_VLINE_CRNT_VLINE        0x0210
  500. #       define RADEON_CRTC_CRNT_VLINE_MASK  (0x7ff << 16)
  501. #define RADEON_CRTC2_CRNT_FRAME             0x0314
  502. #define RADEON_CRTC2_GUI_TRIG_VLINE         0x0318
  503. #define RADEON_CRTC2_STATUS                 0x03fc
  504. #define RADEON_CRTC2_VLINE_CRNT_VLINE       0x0310
  505. #define RADEON_CRTC8_DATA                   0x03d5 /* VGA, 0x3b5 */
  506. #define RADEON_CRTC8_IDX                    0x03d4 /* VGA, 0x3b4 */
  507. #define RADEON_CUR_CLR0                     0x026c
  508. #define RADEON_CUR_CLR1                     0x0270
  509. #define RADEON_CUR_HORZ_VERT_OFF            0x0268
  510. #define RADEON_CUR_HORZ_VERT_POSN           0x0264
  511. #define RADEON_CUR_OFFSET                   0x0260
  512. #       define RADEON_CUR_LOCK              (1 << 31)
  513. #define RADEON_CUR2_CLR0                    0x036c
  514. #define RADEON_CUR2_CLR1                    0x0370
  515. #define RADEON_CUR2_HORZ_VERT_OFF           0x0368
  516. #define RADEON_CUR2_HORZ_VERT_POSN          0x0364
  517. #define RADEON_CUR2_OFFSET                  0x0360
  518. #       define RADEON_CUR2_LOCK             (1 << 31)
  519.  
  520. #define RADEON_DAC_CNTL                     0x0058
  521. #       define RADEON_DAC_RANGE_CNTL        (3 <<  0)
  522. #       define RADEON_DAC_RANGE_CNTL_PS2    (2 <<  0)
  523. #       define RADEON_DAC_RANGE_CNTL_MASK   0x03
  524. #       define RADEON_DAC_BLANKING          (1 <<  2)
  525. #       define RADEON_DAC_CMP_EN            (1 <<  3)
  526. #       define RADEON_DAC_CMP_OUTPUT        (1 <<  7)
  527. #       define RADEON_DAC_8BIT_EN           (1 <<  8)
  528. #       define RADEON_DAC_TVO_EN            (1 << 10)
  529. #       define RADEON_DAC_VGA_ADR_EN        (1 << 13)
  530. #       define RADEON_DAC_PDWN              (1 << 15)
  531. #       define RADEON_DAC_MASK_ALL          (0xff << 24)
  532. #define RADEON_DAC_CNTL2                    0x007c
  533. #       define RADEON_DAC2_TV_CLK_SEL       (0 <<  1)
  534. #       define RADEON_DAC2_DAC_CLK_SEL      (1 <<  0)
  535. #       define RADEON_DAC2_DAC2_CLK_SEL     (1 <<  1)
  536. #       define RADEON_DAC2_PALETTE_ACC_CTL  (1 <<  5)
  537. #       define RADEON_DAC2_CMP_EN           (1 <<  7)
  538. #       define RADEON_DAC2_CMP_OUT_R        (1 <<  8)
  539. #       define RADEON_DAC2_CMP_OUT_G        (1 <<  9)
  540. #       define RADEON_DAC2_CMP_OUT_B        (1 << 10)
  541. #       define RADEON_DAC2_CMP_OUTPUT       (1 << 11)
  542. #define RADEON_DAC_EXT_CNTL                 0x0280
  543. #       define RADEON_DAC2_FORCE_BLANK_OFF_EN (1 << 0)
  544. #       define RADEON_DAC2_FORCE_DATA_EN      (1 << 1)
  545. #       define RADEON_DAC_FORCE_BLANK_OFF_EN  (1 << 4)
  546. #       define RADEON_DAC_FORCE_DATA_EN       (1 << 5)
  547. #       define RADEON_DAC_FORCE_DATA_SEL_MASK (3 << 6)
  548. #       define RADEON_DAC_FORCE_DATA_SEL_R    (0 << 6)
  549. #       define RADEON_DAC_FORCE_DATA_SEL_G    (1 << 6)
  550. #       define RADEON_DAC_FORCE_DATA_SEL_B    (2 << 6)
  551. #       define RADEON_DAC_FORCE_DATA_SEL_RGB  (3 << 6)
  552. #       define RADEON_DAC_FORCE_DATA_MASK   0x0003ff00
  553. #       define RADEON_DAC_FORCE_DATA_SHIFT  8
  554. #define RADEON_DAC_MACRO_CNTL               0x0d04
  555. #       define RADEON_DAC_PDWN_R            (1 << 16)
  556. #       define RADEON_DAC_PDWN_G            (1 << 17)
  557. #       define RADEON_DAC_PDWN_B            (1 << 18)
  558. #define RADEON_TV_DAC_CNTL                  0x088c
  559. #       define RADEON_TV_DAC_NBLANK         (1 << 0)
  560. #       define RADEON_TV_DAC_NHOLD          (1 << 1)
  561. #       define RADEON_TV_DAC_PEDESTAL       (1 <<  2)
  562. #       define RADEON_TV_MONITOR_DETECT_EN  (1 <<  4)
  563. #       define RADEON_TV_DAC_CMPOUT         (1 <<  5)
  564. #       define RADEON_TV_DAC_STD_MASK       (3 <<  8)
  565. #       define RADEON_TV_DAC_STD_PAL        (0 <<  8)
  566. #       define RADEON_TV_DAC_STD_NTSC       (1 <<  8)
  567. #       define RADEON_TV_DAC_STD_PS2        (2 <<  8)
  568. #       define RADEON_TV_DAC_STD_RS343      (3 <<  8)
  569. #       define RADEON_TV_DAC_BGSLEEP        (1 <<  6)
  570. #       define RADEON_TV_DAC_BGADJ_MASK     (0xf <<  16)
  571. #       define RADEON_TV_DAC_BGADJ_SHIFT    16
  572. #       define RADEON_TV_DAC_DACADJ_MASK    (0xf <<  20)
  573. #       define RADEON_TV_DAC_DACADJ_SHIFT   20
  574. #       define RADEON_TV_DAC_RDACPD         (1 <<  24)
  575. #       define RADEON_TV_DAC_GDACPD         (1 <<  25)
  576. #       define RADEON_TV_DAC_BDACPD         (1 <<  26)
  577. #       define RADEON_TV_DAC_RDACDET        (1 << 29)
  578. #       define RADEON_TV_DAC_GDACDET        (1 << 30)
  579. #       define RADEON_TV_DAC_BDACDET        (1 << 31)
  580. #       define R420_TV_DAC_DACADJ_MASK      (0x1f <<  20)
  581. #       define R420_TV_DAC_RDACPD           (1 <<  25)
  582. #       define R420_TV_DAC_GDACPD           (1 <<  26)
  583. #       define R420_TV_DAC_BDACPD           (1 <<  27)
  584. #       define R420_TV_DAC_TVENABLE         (1 <<  28)
  585. #define RADEON_DISP_HW_DEBUG                0x0d14
  586. #       define RADEON_CRT2_DISP1_SEL        (1 <<  5)
  587. #define RADEON_DISP_OUTPUT_CNTL             0x0d64
  588. #       define RADEON_DISP_DAC_SOURCE_MASK  0x03
  589. #       define RADEON_DISP_DAC2_SOURCE_MASK  0x0c
  590. #       define RADEON_DISP_DAC_SOURCE_CRTC2 0x01
  591. #       define RADEON_DISP_DAC_SOURCE_RMX   0x02
  592. #       define RADEON_DISP_DAC_SOURCE_LTU   0x03
  593. #       define RADEON_DISP_DAC2_SOURCE_CRTC2 0x04
  594. #       define RADEON_DISP_TVDAC_SOURCE_MASK  (0x03 << 2)
  595. #       define RADEON_DISP_TVDAC_SOURCE_CRTC  0x0
  596. #       define RADEON_DISP_TVDAC_SOURCE_CRTC2 (0x01 << 2)
  597. #       define RADEON_DISP_TVDAC_SOURCE_RMX   (0x02 << 2)
  598. #       define RADEON_DISP_TVDAC_SOURCE_LTU   (0x03 << 2)
  599. #       define RADEON_DISP_TRANS_MATRIX_MASK  (0x03 << 4)
  600. #       define RADEON_DISP_TRANS_MATRIX_ALPHA_MSB (0x00 << 4)
  601. #       define RADEON_DISP_TRANS_MATRIX_GRAPHICS  (0x01 << 4)
  602. #       define RADEON_DISP_TRANS_MATRIX_VIDEO     (0x02 << 4)
  603. #       define RADEON_DISP_TV_SOURCE_CRTC   (1 << 16) /* crtc1 or crtc2 */
  604. #       define RADEON_DISP_TV_SOURCE_LTU    (0 << 16) /* linear transform unit */
  605. #define RADEON_DISP_TV_OUT_CNTL             0x0d6c
  606. #       define RADEON_DISP_TV_PATH_SRC_CRTC2 (1 << 16)
  607. #       define RADEON_DISP_TV_PATH_SRC_CRTC1 (0 << 16)
  608. #define RADEON_DAC_CRC_SIG                  0x02cc
  609. #define RADEON_DAC_DATA                     0x03c9 /* VGA */
  610. #define RADEON_DAC_MASK                     0x03c6 /* VGA */
  611. #define RADEON_DAC_R_INDEX                  0x03c7 /* VGA */
  612. #define RADEON_DAC_W_INDEX                  0x03c8 /* VGA */
  613. #define RADEON_DDA_CONFIG                   0x02e0
  614. #define RADEON_DDA_ON_OFF                   0x02e4
  615. #define RADEON_DEFAULT_OFFSET               0x16e0
  616. #define RADEON_DEFAULT_PITCH                0x16e4
  617. #define RADEON_DEFAULT_SC_BOTTOM_RIGHT      0x16e8
  618. #       define RADEON_DEFAULT_SC_RIGHT_MAX  (0x1fff <<  0)
  619. #       define RADEON_DEFAULT_SC_BOTTOM_MAX (0x1fff << 16)
  620. #define RADEON_DESTINATION_3D_CLR_CMP_VAL   0x1820
  621. #define RADEON_DESTINATION_3D_CLR_CMP_MSK   0x1824
  622. #define RADEON_DEVICE_ID                    0x0f02 /* PCI */
  623. #define RADEON_DISP_MISC_CNTL               0x0d00
  624. #       define RADEON_SOFT_RESET_GRPH_PP    (1 << 0)
  625. #define RADEON_DISP_MERGE_CNTL            0x0d60
  626. #       define RADEON_DISP_ALPHA_MODE_MASK  0x03
  627. #       define RADEON_DISP_ALPHA_MODE_KEY   0
  628. #       define RADEON_DISP_ALPHA_MODE_PER_PIXEL 1
  629. #       define RADEON_DISP_ALPHA_MODE_GLOBAL 2
  630. #       define RADEON_DISP_RGB_OFFSET_EN    (1 << 8)
  631. #       define RADEON_DISP_GRPH_ALPHA_MASK  (0xff << 16)
  632. #       define RADEON_DISP_OV0_ALPHA_MASK   (0xff << 24)
  633. #       define RADEON_DISP_LIN_TRANS_BYPASS (0x01 << 9)
  634. #define RADEON_DISP2_MERGE_CNTL             0x0d68
  635. #       define RADEON_DISP2_RGB_OFFSET_EN   (1 << 8)
  636. #define RADEON_DISP_LIN_TRANS_GRPH_A        0x0d80
  637. #define RADEON_DISP_LIN_TRANS_GRPH_B        0x0d84
  638. #define RADEON_DISP_LIN_TRANS_GRPH_C        0x0d88
  639. #define RADEON_DISP_LIN_TRANS_GRPH_D        0x0d8c
  640. #define RADEON_DISP_LIN_TRANS_GRPH_E        0x0d90
  641. #define RADEON_DISP_LIN_TRANS_GRPH_F        0x0d98
  642. #define RADEON_DP_BRUSH_BKGD_CLR            0x1478
  643. #define RADEON_DP_BRUSH_FRGD_CLR            0x147c
  644. #define RADEON_DP_CNTL                      0x16c0
  645. #       define RADEON_DST_X_LEFT_TO_RIGHT   (1 <<  0)
  646. #       define RADEON_DST_Y_TOP_TO_BOTTOM   (1 <<  1)
  647. #       define RADEON_DP_DST_TILE_LINEAR    (0 <<  3)
  648. #       define RADEON_DP_DST_TILE_MACRO     (1 <<  3)
  649. #       define RADEON_DP_DST_TILE_MICRO     (2 <<  3)
  650. #       define RADEON_DP_DST_TILE_BOTH      (3 <<  3)
  651. #define RADEON_DP_CNTL_XDIR_YDIR_YMAJOR     0x16d0
  652. #       define RADEON_DST_Y_MAJOR             (1 <<  2)
  653. #       define RADEON_DST_Y_DIR_TOP_TO_BOTTOM (1 << 15)
  654. #       define RADEON_DST_X_DIR_LEFT_TO_RIGHT (1 << 31)
  655. #define RADEON_DP_DATATYPE                  0x16c4
  656. #       define RADEON_HOST_BIG_ENDIAN_EN    (1 << 29)
  657. #define RADEON_DP_GUI_MASTER_CNTL           0x146c
  658. #       define RADEON_GMC_SRC_PITCH_OFFSET_CNTL   (1    <<  0)
  659. #       define RADEON_GMC_DST_PITCH_OFFSET_CNTL   (1    <<  1)
  660. #       define RADEON_GMC_SRC_CLIPPING            (1    <<  2)
  661. #       define RADEON_GMC_DST_CLIPPING            (1    <<  3)
  662. #       define RADEON_GMC_BRUSH_DATATYPE_MASK     (0x0f <<  4)
  663. #       define RADEON_GMC_BRUSH_8X8_MONO_FG_BG    (0    <<  4)
  664. #       define RADEON_GMC_BRUSH_8X8_MONO_FG_LA    (1    <<  4)
  665. #       define RADEON_GMC_BRUSH_1X8_MONO_FG_BG    (4    <<  4)
  666. #       define RADEON_GMC_BRUSH_1X8_MONO_FG_LA    (5    <<  4)
  667. #       define RADEON_GMC_BRUSH_32x1_MONO_FG_BG   (6    <<  4)
  668. #       define RADEON_GMC_BRUSH_32x1_MONO_FG_LA   (7    <<  4)
  669. #       define RADEON_GMC_BRUSH_32x32_MONO_FG_BG  (8    <<  4)
  670. #       define RADEON_GMC_BRUSH_32x32_MONO_FG_LA  (9    <<  4)
  671. #       define RADEON_GMC_BRUSH_8x8_COLOR         (10   <<  4)
  672. #       define RADEON_GMC_BRUSH_1X8_COLOR         (12   <<  4)
  673. #       define RADEON_GMC_BRUSH_SOLID_COLOR       (13   <<  4)
  674. #       define RADEON_GMC_BRUSH_NONE              (15   <<  4)
  675. #       define RADEON_GMC_DST_8BPP_CI             (2    <<  8)
  676. #       define RADEON_GMC_DST_15BPP               (3    <<  8)
  677. #       define RADEON_GMC_DST_16BPP               (4    <<  8)
  678. #       define RADEON_GMC_DST_24BPP               (5    <<  8)
  679. #       define RADEON_GMC_DST_32BPP               (6    <<  8)
  680. #       define RADEON_GMC_DST_8BPP_RGB            (7    <<  8)
  681. #       define RADEON_GMC_DST_Y8                  (8    <<  8)
  682. #       define RADEON_GMC_DST_RGB8                (9    <<  8)
  683. #       define RADEON_GMC_DST_VYUY                (11   <<  8)
  684. #       define RADEON_GMC_DST_YVYU                (12   <<  8)
  685. #       define RADEON_GMC_DST_AYUV444             (14   <<  8)
  686. #       define RADEON_GMC_DST_ARGB4444            (15   <<  8)
  687. #       define RADEON_GMC_DST_DATATYPE_MASK       (0x0f <<  8)
  688. #       define RADEON_GMC_DST_DATATYPE_SHIFT      8
  689. #       define RADEON_GMC_SRC_DATATYPE_MASK       (3    << 12)
  690. #       define RADEON_GMC_SRC_DATATYPE_MONO_FG_BG (0    << 12)
  691. #       define RADEON_GMC_SRC_DATATYPE_MONO_FG_LA (1    << 12)
  692. #       define RADEON_GMC_SRC_DATATYPE_COLOR      (3    << 12)
  693. #       define RADEON_GMC_BYTE_PIX_ORDER          (1    << 14)
  694. #       define RADEON_GMC_BYTE_MSB_TO_LSB         (0    << 14)
  695. #       define RADEON_GMC_BYTE_LSB_TO_MSB         (1    << 14)
  696. #       define RADEON_GMC_CONVERSION_TEMP         (1    << 15)
  697. #       define RADEON_GMC_CONVERSION_TEMP_6500    (0    << 15)
  698. #       define RADEON_GMC_CONVERSION_TEMP_9300    (1    << 15)
  699. #       define RADEON_GMC_ROP3_MASK               (0xff << 16)
  700. #       define RADEON_DP_SRC_SOURCE_MASK          (7    << 24)
  701. #       define RADEON_DP_SRC_SOURCE_MEMORY        (2    << 24)
  702. #       define RADEON_DP_SRC_SOURCE_HOST_DATA     (3    << 24)
  703. #       define RADEON_GMC_3D_FCN_EN               (1    << 27)
  704. #       define RADEON_GMC_CLR_CMP_CNTL_DIS        (1    << 28)
  705. #       define RADEON_GMC_AUX_CLIP_DIS            (1    << 29)
  706. #       define RADEON_GMC_WR_MSK_DIS              (1    << 30)
  707. #       define RADEON_GMC_LD_BRUSH_Y_X            (1    << 31)
  708. #       define RADEON_ROP3_ZERO             0x00000000
  709. #       define RADEON_ROP3_DSa              0x00880000
  710. #       define RADEON_ROP3_SDna             0x00440000
  711. #       define RADEON_ROP3_S                0x00cc0000
  712. #       define RADEON_ROP3_DSna             0x00220000
  713. #       define RADEON_ROP3_D                0x00aa0000
  714. #       define RADEON_ROP3_DSx              0x00660000
  715. #       define RADEON_ROP3_DSo              0x00ee0000
  716. #       define RADEON_ROP3_DSon             0x00110000
  717. #       define RADEON_ROP3_DSxn             0x00990000
  718. #       define RADEON_ROP3_Dn               0x00550000
  719. #       define RADEON_ROP3_SDno             0x00dd0000
  720. #       define RADEON_ROP3_Sn               0x00330000
  721. #       define RADEON_ROP3_DSno             0x00bb0000
  722. #       define RADEON_ROP3_DSan             0x00770000
  723. #       define RADEON_ROP3_ONE              0x00ff0000
  724. #       define RADEON_ROP3_DPa              0x00a00000
  725. #       define RADEON_ROP3_PDna             0x00500000
  726. #       define RADEON_ROP3_P                0x00f00000
  727. #       define RADEON_ROP3_DPna             0x000a0000
  728. #       define RADEON_ROP3_D                0x00aa0000
  729. #       define RADEON_ROP3_DPx              0x005a0000
  730. #       define RADEON_ROP3_DPo              0x00fa0000
  731. #       define RADEON_ROP3_DPon             0x00050000
  732. #       define RADEON_ROP3_PDxn             0x00a50000
  733. #       define RADEON_ROP3_PDno             0x00f50000
  734. #       define RADEON_ROP3_Pn               0x000f0000
  735. #       define RADEON_ROP3_DPno             0x00af0000
  736. #       define RADEON_ROP3_DPan             0x005f0000
  737. #define RADEON_DP_GUI_MASTER_CNTL_C         0x1c84
  738. #define RADEON_DP_MIX                       0x16c8
  739. #define RADEON_DP_SRC_BKGD_CLR              0x15dc
  740. #define RADEON_DP_SRC_FRGD_CLR              0x15d8
  741. #define RADEON_DP_WRITE_MASK                0x16cc
  742. #define RADEON_DST_BRES_DEC                 0x1630
  743. #define RADEON_DST_BRES_ERR                 0x1628
  744. #define RADEON_DST_BRES_INC                 0x162c
  745. #define RADEON_DST_BRES_LNTH                0x1634
  746. #define RADEON_DST_BRES_LNTH_SUB            0x1638
  747. #define RADEON_DST_HEIGHT                   0x1410
  748. #define RADEON_DST_HEIGHT_WIDTH             0x143c
  749. #define RADEON_DST_HEIGHT_WIDTH_8           0x158c
  750. #define RADEON_DST_HEIGHT_WIDTH_BW          0x15b4
  751. #define RADEON_DST_HEIGHT_Y                 0x15a0
  752. #define RADEON_DST_LINE_START               0x1600
  753. #define RADEON_DST_LINE_END                 0x1604
  754. #define RADEON_DST_LINE_PATCOUNT            0x1608
  755. #       define RADEON_BRES_CNTL_SHIFT       8
  756. #define RADEON_DST_OFFSET                   0x1404
  757. #define RADEON_DST_PITCH                    0x1408
  758. #define RADEON_DST_PITCH_OFFSET             0x142c
  759. #define RADEON_DST_PITCH_OFFSET_C           0x1c80
  760. #       define RADEON_PITCH_SHIFT           21
  761. #       define RADEON_DST_TILE_LINEAR       (0 << 30)
  762. #       define RADEON_DST_TILE_MACRO        (1 << 30)
  763. #       define RADEON_DST_TILE_MICRO        (2 << 30)
  764. #       define RADEON_DST_TILE_BOTH         (3 << 30)
  765. #define RADEON_DST_WIDTH                    0x140c
  766. #define RADEON_DST_WIDTH_HEIGHT             0x1598
  767. #define RADEON_DST_WIDTH_X                  0x1588
  768. #define RADEON_DST_WIDTH_X_INCY             0x159c
  769. #define RADEON_DST_X                        0x141c
  770. #define RADEON_DST_X_SUB                    0x15a4
  771. #define RADEON_DST_X_Y                      0x1594
  772. #define RADEON_DST_Y                        0x1420
  773. #define RADEON_DST_Y_SUB                    0x15a8
  774. #define RADEON_DST_Y_X                      0x1438
  775.  
  776. #define RADEON_FCP_CNTL                     0x0910
  777. #      define RADEON_FCP0_SRC_PCICLK             0
  778. #      define RADEON_FCP0_SRC_PCLK               1
  779. #      define RADEON_FCP0_SRC_PCLKb              2
  780. #      define RADEON_FCP0_SRC_HREF               3
  781. #      define RADEON_FCP0_SRC_GND                4
  782. #      define RADEON_FCP0_SRC_HREFb              5
  783. #define RADEON_FLUSH_1                      0x1704
  784. #define RADEON_FLUSH_2                      0x1708
  785. #define RADEON_FLUSH_3                      0x170c
  786. #define RADEON_FLUSH_4                      0x1710
  787. #define RADEON_FLUSH_5                      0x1714
  788. #define RADEON_FLUSH_6                      0x1718
  789. #define RADEON_FLUSH_7                      0x171c
  790. #define RADEON_FOG_3D_TABLE_START           0x1810
  791. #define RADEON_FOG_3D_TABLE_END             0x1814
  792. #define RADEON_FOG_3D_TABLE_DENSITY         0x181c
  793. #define RADEON_FOG_TABLE_INDEX              0x1a14
  794. #define RADEON_FOG_TABLE_DATA               0x1a18
  795. #define RADEON_FP_CRTC_H_TOTAL_DISP         0x0250
  796. #define RADEON_FP_CRTC_V_TOTAL_DISP         0x0254
  797. #       define RADEON_FP_CRTC_H_TOTAL_MASK      0x000003ff
  798. #       define RADEON_FP_CRTC_H_DISP_MASK       0x01ff0000
  799. #       define RADEON_FP_CRTC_V_TOTAL_MASK      0x00000fff
  800. #       define RADEON_FP_CRTC_V_DISP_MASK       0x0fff0000
  801. #       define RADEON_FP_H_SYNC_STRT_CHAR_MASK  0x00001ff8
  802. #       define RADEON_FP_H_SYNC_WID_MASK        0x003f0000
  803. #       define RADEON_FP_V_SYNC_STRT_MASK       0x00000fff
  804. #       define RADEON_FP_V_SYNC_WID_MASK        0x001f0000
  805. #       define RADEON_FP_CRTC_H_TOTAL_SHIFT     0x00000000
  806. #       define RADEON_FP_CRTC_H_DISP_SHIFT      0x00000010
  807. #       define RADEON_FP_CRTC_V_TOTAL_SHIFT     0x00000000
  808. #       define RADEON_FP_CRTC_V_DISP_SHIFT      0x00000010
  809. #       define RADEON_FP_H_SYNC_STRT_CHAR_SHIFT 0x00000003
  810. #       define RADEON_FP_H_SYNC_WID_SHIFT       0x00000010
  811. #       define RADEON_FP_V_SYNC_STRT_SHIFT      0x00000000
  812. #       define RADEON_FP_V_SYNC_WID_SHIFT       0x00000010
  813. #define RADEON_FP_GEN_CNTL                  0x0284
  814. #       define RADEON_FP_FPON                  (1 <<  0)
  815. #       define RADEON_FP_BLANK_EN              (1 <<  1)
  816. #       define RADEON_FP_TMDS_EN               (1 <<  2)
  817. #       define RADEON_FP_PANEL_FORMAT          (1 <<  3)
  818. #       define RADEON_FP_EN_TMDS               (1 <<  7)
  819. #       define RADEON_FP_DETECT_SENSE          (1 <<  8)
  820. #       define R200_FP_SOURCE_SEL_MASK         (3 <<  10)
  821. #       define R200_FP_SOURCE_SEL_CRTC1        (0 <<  10)
  822. #       define R200_FP_SOURCE_SEL_CRTC2        (1 <<  10)
  823. #       define R200_FP_SOURCE_SEL_RMX          (2 <<  10)
  824. #       define R200_FP_SOURCE_SEL_TRANS        (3 <<  10)
  825. #       define RADEON_FP_SEL_CRTC1             (0 << 13)
  826. #       define RADEON_FP_SEL_CRTC2             (1 << 13)
  827. #       define RADEON_FP_CRTC_DONT_SHADOW_HPAR (1 << 15)
  828. #       define RADEON_FP_CRTC_DONT_SHADOW_VPAR (1 << 16)
  829. #       define RADEON_FP_CRTC_DONT_SHADOW_HEND (1 << 17)
  830. #       define RADEON_FP_CRTC_USE_SHADOW_VEND  (1 << 18)
  831. #       define RADEON_FP_RMX_HVSYNC_CONTROL_EN (1 << 20)
  832. #       define RADEON_FP_DFP_SYNC_SEL          (1 << 21)
  833. #       define RADEON_FP_CRTC_LOCK_8DOT        (1 << 22)
  834. #       define RADEON_FP_CRT_SYNC_SEL          (1 << 23)
  835. #       define RADEON_FP_USE_SHADOW_EN         (1 << 24)
  836. #       define RADEON_FP_CRT_SYNC_ALT          (1 << 26)
  837. #define RADEON_FP2_GEN_CNTL                 0x0288
  838. #       define RADEON_FP2_BLANK_EN             (1 <<  1)
  839. #       define RADEON_FP2_ON                   (1 <<  2)
  840. #       define RADEON_FP2_PANEL_FORMAT         (1 <<  3)
  841. #       define RADEON_FP2_DETECT_SENSE         (1 <<  8)
  842. #       define R200_FP2_SOURCE_SEL_MASK        (3 << 10)
  843. #       define R200_FP2_SOURCE_SEL_CRTC1       (0 << 10)
  844. #       define R200_FP2_SOURCE_SEL_CRTC2       (1 << 10)
  845. #       define R200_FP2_SOURCE_SEL_RMX         (2 << 10)
  846. #       define R200_FP2_SOURCE_SEL_TRANS_UNIT  (3 << 10)
  847. #       define RADEON_FP2_SRC_SEL_MASK         (3 << 13)
  848. #       define RADEON_FP2_SRC_SEL_CRTC2        (1 << 13)
  849. #       define RADEON_FP2_FP_POL               (1 << 16)
  850. #       define RADEON_FP2_LP_POL               (1 << 17)
  851. #       define RADEON_FP2_SCK_POL              (1 << 18)
  852. #       define RADEON_FP2_LCD_CNTL_MASK        (7 << 19)
  853. #       define RADEON_FP2_PAD_FLOP_EN          (1 << 22)
  854. #       define RADEON_FP2_CRC_EN               (1 << 23)
  855. #       define RADEON_FP2_CRC_READ_EN          (1 << 24)
  856. #       define RADEON_FP2_DVO_EN               (1 << 25)
  857. #       define RADEON_FP2_DVO_RATE_SEL_SDR     (1 << 26)
  858. #       define R200_FP2_DVO_RATE_SEL_SDR       (1 << 27)
  859. #       define R300_FP2_DVO_CLOCK_MODE_SINGLE  (1 << 28)
  860. #       define R300_FP2_DVO_DUAL_CHANNEL_EN    (1 << 29)
  861. #define RADEON_FP_H_SYNC_STRT_WID           0x02c4
  862. #define RADEON_FP_H2_SYNC_STRT_WID          0x03c4
  863. #define RADEON_FP_HORZ_STRETCH              0x028c
  864. #define RADEON_FP_HORZ2_STRETCH             0x038c
  865. #       define RADEON_HORZ_STRETCH_RATIO_MASK 0xffff
  866. #       define RADEON_HORZ_STRETCH_RATIO_MAX  4096
  867. #       define RADEON_HORZ_PANEL_SIZE         (0x1ff   << 16)
  868. #       define RADEON_HORZ_PANEL_SHIFT        16
  869. #       define RADEON_HORZ_STRETCH_PIXREP     (0      << 25)
  870. #       define RADEON_HORZ_STRETCH_BLEND      (1      << 26)
  871. #       define RADEON_HORZ_STRETCH_ENABLE     (1      << 25)
  872. #       define RADEON_HORZ_AUTO_RATIO         (1      << 27)
  873. #       define RADEON_HORZ_FP_LOOP_STRETCH    (0x7    << 28)
  874. #       define RADEON_HORZ_AUTO_RATIO_INC     (1      << 31)
  875. #define RADEON_FP_HORZ_VERT_ACTIVE          0x0278
  876. #define RADEON_FP_V_SYNC_STRT_WID           0x02c8
  877. #define RADEON_FP_VERT_STRETCH              0x0290
  878. #define RADEON_FP_V2_SYNC_STRT_WID          0x03c8
  879. #define RADEON_FP_VERT2_STRETCH             0x0390
  880. #       define RADEON_VERT_PANEL_SIZE          (0xfff << 12)
  881. #       define RADEON_VERT_PANEL_SHIFT         12
  882. #       define RADEON_VERT_STRETCH_RATIO_MASK  0xfff
  883. #       define RADEON_VERT_STRETCH_RATIO_SHIFT 0
  884. #       define RADEON_VERT_STRETCH_RATIO_MAX   4096
  885. #       define RADEON_VERT_STRETCH_ENABLE      (1     << 25)
  886. #       define RADEON_VERT_STRETCH_LINEREP     (0     << 26)
  887. #       define RADEON_VERT_STRETCH_BLEND       (1     << 26)
  888. #       define RADEON_VERT_AUTO_RATIO_EN       (1     << 27)
  889. #       define RADEON_VERT_STRETCH_RESERVED    0xf1000000
  890.  
  891. #define RADEON_GEN_INT_CNTL                 0x0040
  892. #define RADEON_GEN_INT_STATUS               0x0044
  893. #       define RADEON_VSYNC_INT_AK          (1 <<  2)
  894. #       define RADEON_VSYNC_INT             (1 <<  2)
  895. #       define RADEON_VSYNC2_INT_AK         (1 <<  6)
  896. #       define RADEON_VSYNC2_INT            (1 <<  6)
  897. #define RADEON_GENENB                       0x03c3 /* VGA */
  898. #define RADEON_GENFC_RD                     0x03ca /* VGA */
  899. #define RADEON_GENFC_WT                     0x03da /* VGA, 0x03ba */
  900. #define RADEON_GENMO_RD                     0x03cc /* VGA */
  901. #define RADEON_GENMO_WT                     0x03c2 /* VGA */
  902. #define RADEON_GENS0                        0x03c2 /* VGA */
  903. #define RADEON_GENS1                        0x03da /* VGA, 0x03ba */
  904. #define RADEON_GPIO_MONID                   0x0068 /* DDC interface via I2C */
  905. #define RADEON_GPIO_MONIDB                  0x006c
  906. #define RADEON_GPIO_CRT2_DDC                0x006c
  907. #define RADEON_GPIO_DVI_DDC                 0x0064
  908. #define RADEON_GPIO_VGA_DDC                 0x0060
  909. #       define RADEON_GPIO_A_0              (1 <<  0)
  910. #       define RADEON_GPIO_A_1              (1 <<  1)
  911. #       define RADEON_GPIO_Y_0              (1 <<  8)
  912. #       define RADEON_GPIO_Y_1              (1 <<  9)
  913. #       define RADEON_GPIO_Y_SHIFT_0        8
  914. #       define RADEON_GPIO_Y_SHIFT_1        9
  915. #       define RADEON_GPIO_EN_0             (1 << 16)
  916. #       define RADEON_GPIO_EN_1             (1 << 17)
  917. #       define RADEON_GPIO_MASK_0           (1 << 24) /*??*/
  918. #       define RADEON_GPIO_MASK_1           (1 << 25) /*??*/
  919. #define RADEON_GRPH8_DATA                   0x03cf /* VGA */
  920. #define RADEON_GRPH8_IDX                    0x03ce /* VGA */
  921. #define RADEON_GUI_SCRATCH_REG0             0x15e0
  922. #define RADEON_GUI_SCRATCH_REG1             0x15e4
  923. #define RADEON_GUI_SCRATCH_REG2             0x15e8
  924. #define RADEON_GUI_SCRATCH_REG3             0x15ec
  925. #define RADEON_GUI_SCRATCH_REG4             0x15f0
  926. #define RADEON_GUI_SCRATCH_REG5             0x15f4
  927.  
  928. #define RADEON_HEADER                       0x0f0e /* PCI */
  929. #define RADEON_HOST_DATA0                   0x17c0
  930. #define RADEON_HOST_DATA1                   0x17c4
  931. #define RADEON_HOST_DATA2                   0x17c8
  932. #define RADEON_HOST_DATA3                   0x17cc
  933. #define RADEON_HOST_DATA4                   0x17d0
  934. #define RADEON_HOST_DATA5                   0x17d4
  935. #define RADEON_HOST_DATA6                   0x17d8
  936. #define RADEON_HOST_DATA7                   0x17dc
  937. #define RADEON_HOST_DATA_LAST               0x17e0
  938. #define RADEON_HOST_PATH_CNTL               0x0130
  939. #       define RADEON_HDP_SOFT_RESET        (1 << 26)
  940. #       define RADEON_HDP_APER_CNTL         (1 << 23)
  941. #define RADEON_HTOTAL_CNTL                  0x0009 /* PLL */
  942. #       define RADEON_HTOT_CNTL_VGA_EN      (1 << 28)
  943. #define RADEON_HTOTAL2_CNTL                 0x002e /* PLL */
  944.  
  945.        /* Multimedia I2C bus */
  946. #define RADEON_I2C_CNTL_0                   0x0090
  947. #define RADEON_I2C_DONE (1<<0)
  948. #define RADEON_I2C_NACK (1<<1)
  949. #define RADEON_I2C_HALT (1<<2)
  950. #define RADEON_I2C_SOFT_RST (1<<5)
  951. #define RADEON_I2C_DRIVE_EN (1<<6)
  952. #define RADEON_I2C_DRIVE_SEL (1<<7)
  953. #define RADEON_I2C_START (1<<8)
  954. #define RADEON_I2C_STOP (1<<9)
  955. #define RADEON_I2C_RECEIVE (1<<10)
  956. #define RADEON_I2C_ABORT (1<<11)
  957. #define RADEON_I2C_GO (1<<12)
  958. #define RADEON_I2C_CNTL_1                   0x0094
  959. #define RADEON_I2C_SEL         (1<<16)
  960. #define RADEON_I2C_EN          (1<<17)
  961. #define RADEON_I2C_DATA                     0x0098
  962.  
  963. #define RADEON_DVI_I2C_CNTL_0               0x02e0
  964. #define RADEON_DVI_I2C_CNTL_1               0x02e4 /* ? */
  965. #define RADEON_DVI_I2C_DATA                 0x02e8
  966.  
  967. #define RADEON_INTERRUPT_LINE               0x0f3c /* PCI */
  968. #define RADEON_INTERRUPT_PIN                0x0f3d /* PCI */
  969. #define RADEON_IO_BASE                      0x0f14 /* PCI */
  970.  
  971. #define RADEON_LATENCY                      0x0f0d /* PCI */
  972. #define RADEON_LEAD_BRES_DEC                0x1608
  973. #define RADEON_LEAD_BRES_LNTH               0x161c
  974. #define RADEON_LEAD_BRES_LNTH_SUB           0x1624
  975. #define RADEON_LVDS_GEN_CNTL                0x02d0
  976. #       define RADEON_LVDS_ON               (1   <<  0)
  977. #       define RADEON_LVDS_DISPLAY_DIS      (1   <<  1)
  978. #       define RADEON_LVDS_PANEL_TYPE       (1   <<  2)
  979. #       define RADEON_LVDS_PANEL_FORMAT     (1   <<  3)
  980. #       define RADEON_LVDS_RST_FM           (1   <<  6)
  981. #       define RADEON_LVDS_EN               (1   <<  7)
  982. #       define RADEON_LVDS_BL_MOD_LEVEL_SHIFT 8
  983. #       define RADEON_LVDS_BL_MOD_LEVEL_MASK (0xff << 8)
  984. #       define RADEON_LVDS_BL_MOD_EN        (1   << 16)
  985. #       define RADEON_LVDS_DIGON            (1   << 18)
  986. #       define RADEON_LVDS_BLON             (1   << 19)
  987. #       define RADEON_LVDS_SEL_CRTC2        (1   << 23)
  988. #define RADEON_LVDS_PLL_CNTL                0x02d4
  989. #       define RADEON_HSYNC_DELAY_SHIFT     28
  990. #       define RADEON_HSYNC_DELAY_MASK      (0xf << 28)
  991. #       define RADEON_LVDS_PLL_EN           (1   << 16)
  992. #       define RADEON_LVDS_PLL_RESET        (1   << 17)
  993. #       define R300_LVDS_SRC_SEL_MASK       (3   << 18)
  994. #       define R300_LVDS_SRC_SEL_CRTC1      (0   << 18)
  995. #       define R300_LVDS_SRC_SEL_CRTC2      (1   << 18)
  996. #       define R300_LVDS_SRC_SEL_RMX        (2   << 18)
  997.  
  998. #define RADEON_MAX_LATENCY                  0x0f3f /* PCI */
  999. #define RADEON_MC_AGP_LOCATION              0x014c
  1000. #define RADEON_MC_FB_LOCATION               0x0148
  1001. #define RADEON_DISPLAY_BASE_ADDR            0x23c
  1002. #define RADEON_DISPLAY2_BASE_ADDR           0x33c
  1003. #define RADEON_OV0_BASE_ADDR                0x43c
  1004. #define RADEON_NB_TOM                       0x15c
  1005. #define R300_MC_INIT_MISC_LAT_TIMER         0x180
  1006. #define RADEON_MCLK_CNTL                    0x0012 /* PLL */
  1007. #       define RADEON_FORCEON_MCLKA         (1 << 16)
  1008. #       define RADEON_FORCEON_MCLKB         (1 << 17)
  1009. #       define RADEON_FORCEON_YCLKA         (1 << 18)
  1010. #       define RADEON_FORCEON_YCLKB         (1 << 19)
  1011. #       define RADEON_FORCEON_MC            (1 << 20)
  1012. #       define RADEON_FORCEON_AIC           (1 << 21)
  1013. #       define R300_DISABLE_MC_MCLKA        (1 << 21)
  1014. #       define R300_DISABLE_MC_MCLKB        (1 << 21)
  1015. #define RADEON_MCLK_MISC                    0x001f /* PLL */
  1016. #       define RADEON_MC_MCLK_MAX_DYN_STOP_LAT (1 << 12)
  1017. #       define RADEON_IO_MCLK_MAX_DYN_STOP_LAT (1 << 13)
  1018. #       define RADEON_MC_MCLK_DYN_ENABLE    (1 << 14)
  1019. #       define RADEON_IO_MCLK_DYN_ENABLE    (1 << 15)
  1020. #define RADEON_LCD_GPIO_MASK                0x01a0
  1021. #define RADEON_LCD_GPIO_Y_REG               0x01a4
  1022. #define RADEON_MDGPIO_A_REG                 0x01ac
  1023. #define RADEON_MDGPIO_EN_REG                0x01b0
  1024. #define RADEON_MDGPIO_MASK                  0x0198
  1025. #define RADEON_GPIOPAD_A                    0x019c
  1026. #define RADEON_MDGPIO_Y_REG                 0x01b4
  1027. #define RADEON_MEM_ADDR_CONFIG              0x0148
  1028. #define RADEON_MEM_BASE                     0x0f10 /* PCI */
  1029. #define RADEON_MEM_CNTL                     0x0140
  1030. #       define RADEON_MEM_NUM_CHANNELS_MASK 0x01
  1031. #       define RADEON_MEM_USE_B_CH_ONLY     (1 <<  1)
  1032. #       define RV100_HALF_MODE              (1 <<  3)
  1033. #       define R300_MEM_NUM_CHANNELS_MASK   0x03
  1034. #       define R300_MEM_USE_CD_CH_ONLY      (1 <<  2)
  1035. #define RADEON_MEM_TIMING_CNTL              0x0144 /* EXT_MEM_CNTL */
  1036. #define RADEON_MEM_INIT_LAT_TIMER           0x0154
  1037. #define RADEON_MEM_INTF_CNTL                0x014c
  1038. #define RADEON_MEM_SDRAM_MODE_REG           0x0158
  1039. #       define RADEON_SDRAM_MODE_MASK       0xffff0000
  1040. #       define RADEON_B3MEM_RESET_MASK      0x6fffffff
  1041. #define RADEON_MEM_STR_CNTL                 0x0150
  1042. #       define RADEON_MEM_PWRUP_COMPL_A     (1 <<  0)
  1043. #       define RADEON_MEM_PWRUP_COMPL_B     (1 <<  1)
  1044. #       define R300_MEM_PWRUP_COMPL_C       (1 <<  2)
  1045. #       define R300_MEM_PWRUP_COMPL_D       (1 <<  3)
  1046. #       define RADEON_MEM_PWRUP_COMPLETE    0x03
  1047. #       define R300_MEM_PWRUP_COMPLETE      0x0f
  1048. #define RADEON_MC_STATUS                    0x0150
  1049. #       define RADEON_MC_IDLE               (1 << 2)
  1050. #       define R300_MC_IDLE                 (1 << 4)
  1051. #define RADEON_MEM_VGA_RP_SEL               0x003c
  1052. #define RADEON_MEM_VGA_WP_SEL               0x0038
  1053. #define RADEON_MIN_GRANT                    0x0f3e /* PCI */
  1054. #define RADEON_MM_DATA                      0x0004
  1055. #define RADEON_MM_INDEX                     0x0000
  1056. #define RADEON_MPLL_CNTL                    0x000e /* PLL */
  1057. #define RADEON_MPP_TB_CONFIG                0x01c0 /* ? */
  1058. #define RADEON_MPP_GP_CONFIG                0x01c8 /* ? */
  1059. #define R300_MC_IND_INDEX                   0x01f8
  1060. #       define R300_MC_IND_ADDR_MASK        0x3f
  1061. #       define R300_MC_IND_WR_EN            (1 << 8)
  1062. #define R300_MC_IND_DATA                    0x01fc
  1063. #define R300_MC_READ_CNTL_AB                0x017c
  1064. #       define R300_MEM_RBS_POSITION_A_MASK 0x03
  1065. #define R300_MC_READ_CNTL_CD_mcind          0x24
  1066. #       define R300_MEM_RBS_POSITION_C_MASK 0x03
  1067.  
  1068. #define RADEON_N_VIF_COUNT                  0x0248
  1069.  
  1070. #define RADEON_OV0_AUTO_FLIP_CNTL           0x0470
  1071. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SOFT_BUF_NUM        0x00000007
  1072. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SOFT_REPEAT_FIELD   0x00000008
  1073. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SOFT_BUF_ODD        0x00000010
  1074. #       define  RADEON_OV0_AUTO_FLIP_CNTL_IGNORE_REPEAT_FIELD 0x00000020
  1075. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SOFT_EOF_TOGGLE     0x00000040
  1076. #       define  RADEON_OV0_AUTO_FLIP_CNTL_VID_PORT_SELECT     0x00000300
  1077. #       define  RADEON_OV0_AUTO_FLIP_CNTL_P1_FIRST_LINE_EVEN  0x00010000
  1078. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SHIFT_EVEN_DOWN     0x00040000
  1079. #       define  RADEON_OV0_AUTO_FLIP_CNTL_SHIFT_ODD_DOWN      0x00080000
  1080. #       define  RADEON_OV0_AUTO_FLIP_CNTL_FIELD_POL_SOURCE    0x00800000
  1081.  
  1082. #define RADEON_OV0_COLOUR_CNTL              0x04E0
  1083. #define RADEON_OV0_DEINTERLACE_PATTERN      0x0474
  1084. #define RADEON_OV0_EXCLUSIVE_HORZ           0x0408
  1085. #       define  RADEON_EXCL_HORZ_START_MASK        0x000000ff
  1086. #       define  RADEON_EXCL_HORZ_END_MASK          0x0000ff00
  1087. #       define  RADEON_EXCL_HORZ_BACK_PORCH_MASK   0x00ff0000
  1088. #       define  RADEON_EXCL_HORZ_EXCLUSIVE_EN      0x80000000
  1089. #define RADEON_OV0_EXCLUSIVE_VERT           0x040C
  1090. #       define  RADEON_EXCL_VERT_START_MASK        0x000003ff
  1091. #       define  RADEON_EXCL_VERT_END_MASK          0x03ff0000
  1092. #define RADEON_OV0_FILTER_CNTL              0x04A0
  1093. #       define RADEON_FILTER_PROGRAMMABLE_COEF            0x0
  1094. #       define RADEON_FILTER_HC_COEF_HORZ_Y               0x1
  1095. #       define RADEON_FILTER_HC_COEF_HORZ_UV              0x2
  1096. #       define RADEON_FILTER_HC_COEF_VERT_Y               0x4
  1097. #       define RADEON_FILTER_HC_COEF_VERT_UV              0x8
  1098. #       define RADEON_FILTER_HARDCODED_COEF               0xf
  1099. #       define RADEON_FILTER_COEF_MASK                    0xf
  1100.  
  1101. #define RADEON_OV0_FOUR_TAP_COEF_0          0x04B0
  1102. #define RADEON_OV0_FOUR_TAP_COEF_1          0x04B4
  1103. #define RADEON_OV0_FOUR_TAP_COEF_2          0x04B8
  1104. #define RADEON_OV0_FOUR_TAP_COEF_3          0x04BC
  1105. #define RADEON_OV0_FOUR_TAP_COEF_4          0x04C0
  1106. #define RADEON_OV0_FLAG_CNTL                0x04DC
  1107. #define RADEON_OV0_GAMMA_000_00F            0x0d40
  1108. #define RADEON_OV0_GAMMA_010_01F            0x0d44
  1109. #define RADEON_OV0_GAMMA_020_03F            0x0d48
  1110. #define RADEON_OV0_GAMMA_040_07F            0x0d4c
  1111. #define RADEON_OV0_GAMMA_080_0BF            0x0e00
  1112. #define RADEON_OV0_GAMMA_0C0_0FF            0x0e04
  1113. #define RADEON_OV0_GAMMA_100_13F            0x0e08
  1114. #define RADEON_OV0_GAMMA_140_17F            0x0e0c
  1115. #define RADEON_OV0_GAMMA_180_1BF            0x0e10
  1116. #define RADEON_OV0_GAMMA_1C0_1FF            0x0e14
  1117. #define RADEON_OV0_GAMMA_200_23F            0x0e18
  1118. #define RADEON_OV0_GAMMA_240_27F            0x0e1c
  1119. #define RADEON_OV0_GAMMA_280_2BF            0x0e20
  1120. #define RADEON_OV0_GAMMA_2C0_2FF            0x0e24
  1121. #define RADEON_OV0_GAMMA_300_33F            0x0e28
  1122. #define RADEON_OV0_GAMMA_340_37F            0x0e2c
  1123. #define RADEON_OV0_GAMMA_380_3BF            0x0d50
  1124. #define RADEON_OV0_GAMMA_3C0_3FF            0x0d54
  1125. #define RADEON_OV0_GRAPHICS_KEY_CLR_LOW     0x04EC
  1126. #define RADEON_OV0_GRAPHICS_KEY_CLR_HIGH    0x04F0
  1127. #define RADEON_OV0_H_INC                    0x0480
  1128. #define RADEON_OV0_KEY_CNTL                 0x04F4
  1129. #       define  RADEON_VIDEO_KEY_FN_MASK    0x00000003L
  1130. #       define  RADEON_VIDEO_KEY_FN_FALSE   0x00000000L
  1131. #       define  RADEON_VIDEO_KEY_FN_TRUE    0x00000001L
  1132. #       define  RADEON_VIDEO_KEY_FN_EQ      0x00000002L
  1133. #       define  RADEON_VIDEO_KEY_FN_NE      0x00000003L
  1134. #       define  RADEON_GRAPHIC_KEY_FN_MASK  0x00000030L
  1135. #       define  RADEON_GRAPHIC_KEY_FN_FALSE 0x00000000L
  1136. #       define  RADEON_GRAPHIC_KEY_FN_TRUE  0x00000010L
  1137. #       define  RADEON_GRAPHIC_KEY_FN_EQ    0x00000020L
  1138. #       define  RADEON_GRAPHIC_KEY_FN_NE    0x00000030L
  1139. #       define  RADEON_CMP_MIX_MASK         0x00000100L
  1140. #       define  RADEON_CMP_MIX_OR           0x00000000L
  1141. #       define  RADEON_CMP_MIX_AND          0x00000100L
  1142. #define RADEON_OV0_LIN_TRANS_A              0x0d20
  1143. #define RADEON_OV0_LIN_TRANS_B              0x0d24
  1144. #define RADEON_OV0_LIN_TRANS_C              0x0d28
  1145. #define RADEON_OV0_LIN_TRANS_D              0x0d2c
  1146. #define RADEON_OV0_LIN_TRANS_E              0x0d30
  1147. #define RADEON_OV0_LIN_TRANS_F              0x0d34
  1148. #define RADEON_OV0_P1_BLANK_LINES_AT_TOP    0x0430
  1149. #       define  RADEON_P1_BLNK_LN_AT_TOP_M1_MASK   0x00000fffL
  1150. #       define  RADEON_P1_ACTIVE_LINES_M1          0x0fff0000L
  1151. #define RADEON_OV0_P1_H_ACCUM_INIT          0x0488
  1152. #define RADEON_OV0_P1_V_ACCUM_INIT          0x0428
  1153. #       define  RADEON_OV0_P1_MAX_LN_IN_PER_LN_OUT 0x00000003L
  1154. #       define  RADEON_OV0_P1_V_ACCUM_INIT_MASK    0x01ff8000L
  1155. #define RADEON_OV0_P1_X_START_END           0x0494
  1156. #define RADEON_OV0_P2_X_START_END           0x0498
  1157. #define RADEON_OV0_P23_BLANK_LINES_AT_TOP   0x0434
  1158. #       define  RADEON_P23_BLNK_LN_AT_TOP_M1_MASK  0x000007ffL
  1159. #       define  RADEON_P23_ACTIVE_LINES_M1         0x07ff0000L
  1160. #define RADEON_OV0_P23_H_ACCUM_INIT         0x048C
  1161. #define RADEON_OV0_P23_V_ACCUM_INIT         0x042C
  1162. #define RADEON_OV0_P3_X_START_END           0x049C
  1163. #define RADEON_OV0_REG_LOAD_CNTL            0x0410
  1164. #       define  RADEON_REG_LD_CTL_LOCK                 0x00000001L
  1165. #       define  RADEON_REG_LD_CTL_VBLANK_DURING_LOCK   0x00000002L
  1166. #       define  RADEON_REG_LD_CTL_STALL_GUI_UNTIL_FLIP 0x00000004L
  1167. #       define  RADEON_REG_LD_CTL_LOCK_READBACK        0x00000008L
  1168. #       define  RADEON_REG_LD_CTL_FLIP_READBACK        0x00000010L
  1169. #define RADEON_OV0_SCALE_CNTL               0x0420
  1170. #       define  RADEON_SCALER_HORZ_PICK_NEAREST    0x00000004L
  1171. #       define  RADEON_SCALER_VERT_PICK_NEAREST    0x00000008L
  1172. #       define  RADEON_SCALER_SIGNED_UV            0x00000010L
  1173. #       define  RADEON_SCALER_GAMMA_SEL_MASK       0x00000060L
  1174. #       define  RADEON_SCALER_GAMMA_SEL_BRIGHT     0x00000000L
  1175. #       define  RADEON_SCALER_GAMMA_SEL_G22        0x00000020L
  1176. #       define  RADEON_SCALER_GAMMA_SEL_G18        0x00000040L
  1177. #       define  RADEON_SCALER_GAMMA_SEL_G14        0x00000060L
  1178. #       define  RADEON_SCALER_COMCORE_SHIFT_UP_ONE 0x00000080L
  1179. #       define  RADEON_SCALER_SURFAC_FORMAT        0x00000f00L
  1180. #       define  RADEON_SCALER_SOURCE_15BPP         0x00000300L
  1181. #       define  RADEON_SCALER_SOURCE_16BPP         0x00000400L
  1182. #       define  RADEON_SCALER_SOURCE_32BPP         0x00000600L
  1183. #       define  RADEON_SCALER_SOURCE_YUV9          0x00000900L
  1184. #       define  RADEON_SCALER_SOURCE_YUV12         0x00000A00L
  1185. #       define  RADEON_SCALER_SOURCE_VYUY422       0x00000B00L
  1186. #       define  RADEON_SCALER_SOURCE_YVYU422       0x00000C00L
  1187. #       define  RADEON_SCALER_ADAPTIVE_DEINT       0x00001000L
  1188. #       define  RADEON_SCALER_TEMPORAL_DEINT       0x00002000L
  1189. #       define  RADEON_SCALER_CRTC_SEL             0x00004000L
  1190. #       define  RADEON_SCALER_SMART_SWITCH         0x00008000L
  1191. #       define  RADEON_SCALER_BURST_PER_PLANE      0x007F0000L
  1192. #       define  RADEON_SCALER_DOUBLE_BUFFER        0x01000000L
  1193. #       define  RADEON_SCALER_DIS_LIMIT            0x08000000L
  1194. #       define  RADEON_SCALER_LIN_TRANS_BYPASS     0x10000000L
  1195. #       define  RADEON_SCALER_INT_EMU              0x20000000L
  1196. #       define  RADEON_SCALER_ENABLE               0x40000000L
  1197. #       define  RADEON_SCALER_SOFT_RESET           0x80000000L
  1198. #define RADEON_OV0_STEP_BY                  0x0484
  1199. #define RADEON_OV0_TEST                     0x04F8
  1200. #define RADEON_OV0_V_INC                    0x0424
  1201. #define RADEON_OV0_VID_BUF_PITCH0_VALUE     0x0460
  1202. #define RADEON_OV0_VID_BUF_PITCH1_VALUE     0x0464
  1203. #define RADEON_OV0_VID_BUF0_BASE_ADRS       0x0440
  1204. #       define  RADEON_VIF_BUF0_PITCH_SEL          0x00000001L
  1205. #       define  RADEON_VIF_BUF0_TILE_ADRS          0x00000002L
  1206. #       define  RADEON_VIF_BUF0_BASE_ADRS_MASK     0x03fffff0L
  1207. #       define  RADEON_VIF_BUF0_1ST_LINE_LSBS_MASK 0x48000000L
  1208. #define RADEON_OV0_VID_BUF1_BASE_ADRS       0x0444
  1209. #       define  RADEON_VIF_BUF1_PITCH_SEL          0x00000001L
  1210. #       define  RADEON_VIF_BUF1_TILE_ADRS          0x00000002L
  1211. #       define  RADEON_VIF_BUF1_BASE_ADRS_MASK     0x03fffff0L
  1212. #       define  RADEON_VIF_BUF1_1ST_LINE_LSBS_MASK 0x48000000L
  1213. #define RADEON_OV0_VID_BUF2_BASE_ADRS       0x0448
  1214. #       define  RADEON_VIF_BUF2_PITCH_SEL          0x00000001L
  1215. #       define  RADEON_VIF_BUF2_TILE_ADRS          0x00000002L
  1216. #       define  RADEON_VIF_BUF2_BASE_ADRS_MASK     0x03fffff0L
  1217. #       define  RADEON_VIF_BUF2_1ST_LINE_LSBS_MASK 0x48000000L
  1218. #define RADEON_OV0_VID_BUF3_BASE_ADRS       0x044C
  1219. #define RADEON_OV0_VID_BUF4_BASE_ADRS       0x0450
  1220. #define RADEON_OV0_VID_BUF5_BASE_ADRS       0x0454
  1221. #define RADEON_OV0_VIDEO_KEY_CLR_HIGH       0x04E8
  1222. #define RADEON_OV0_VIDEO_KEY_CLR_LOW        0x04E4
  1223. #define RADEON_OV0_Y_X_START                0x0400
  1224. #define RADEON_OV0_Y_X_END                  0x0404
  1225. #define RADEON_OV1_Y_X_START                0x0600
  1226. #define RADEON_OV1_Y_X_END                  0x0604
  1227. #define RADEON_OVR_CLR                      0x0230
  1228. #define RADEON_OVR_WID_LEFT_RIGHT           0x0234
  1229. #define RADEON_OVR_WID_TOP_BOTTOM           0x0238
  1230.  
  1231. /* first capture unit */
  1232.  
  1233. #define RADEON_CAP0_BUF0_OFFSET           0x0920
  1234. #define RADEON_CAP0_BUF1_OFFSET           0x0924
  1235. #define RADEON_CAP0_BUF0_EVEN_OFFSET      0x0928
  1236. #define RADEON_CAP0_BUF1_EVEN_OFFSET      0x092C
  1237.  
  1238. #define RADEON_CAP0_BUF_PITCH             0x0930
  1239. #define RADEON_CAP0_V_WINDOW              0x0934
  1240. #define RADEON_CAP0_H_WINDOW              0x0938
  1241. #define RADEON_CAP0_VBI0_OFFSET           0x093C
  1242. #define RADEON_CAP0_VBI1_OFFSET           0x0940
  1243. #define RADEON_CAP0_VBI_V_WINDOW          0x0944
  1244. #define RADEON_CAP0_VBI_H_WINDOW          0x0948
  1245. #define RADEON_CAP0_PORT_MODE_CNTL        0x094C
  1246. #define RADEON_CAP0_TRIG_CNTL             0x0950
  1247. #define RADEON_CAP0_DEBUG                 0x0954
  1248. #define RADEON_CAP0_CONFIG                0x0958
  1249. #       define RADEON_CAP0_CONFIG_CONTINUOS          0x00000001
  1250. #       define RADEON_CAP0_CONFIG_START_FIELD_EVEN   0x00000002
  1251. #       define RADEON_CAP0_CONFIG_START_BUF_GET      0x00000004
  1252. #       define RADEON_CAP0_CONFIG_START_BUF_SET      0x00000008
  1253. #       define RADEON_CAP0_CONFIG_BUF_TYPE_ALT       0x00000010
  1254. #       define RADEON_CAP0_CONFIG_BUF_TYPE_FRAME     0x00000020
  1255. #       define RADEON_CAP0_CONFIG_ONESHOT_MODE_FRAME 0x00000040
  1256. #       define RADEON_CAP0_CONFIG_BUF_MODE_DOUBLE    0x00000080
  1257. #       define RADEON_CAP0_CONFIG_BUF_MODE_TRIPLE    0x00000100
  1258. #       define RADEON_CAP0_CONFIG_MIRROR_EN          0x00000200
  1259. #       define RADEON_CAP0_CONFIG_ONESHOT_MIRROR_EN  0x00000400
  1260. #       define RADEON_CAP0_CONFIG_VIDEO_SIGNED_UV    0x00000800
  1261. #       define RADEON_CAP0_CONFIG_ANC_DECODE_EN      0x00001000
  1262. #       define RADEON_CAP0_CONFIG_VBI_EN             0x00002000
  1263. #       define RADEON_CAP0_CONFIG_SOFT_PULL_DOWN_EN  0x00004000
  1264. #       define RADEON_CAP0_CONFIG_VIP_EXTEND_FLAG_EN 0x00008000
  1265. #       define RADEON_CAP0_CONFIG_FAKE_FIELD_EN      0x00010000
  1266. #       define RADEON_CAP0_CONFIG_ODD_ONE_MORE_LINE  0x00020000
  1267. #       define RADEON_CAP0_CONFIG_EVEN_ONE_MORE_LINE 0x00040000
  1268. #       define RADEON_CAP0_CONFIG_HORZ_DIVIDE_2      0x00080000
  1269. #       define RADEON_CAP0_CONFIG_HORZ_DIVIDE_4      0x00100000
  1270. #       define RADEON_CAP0_CONFIG_VERT_DIVIDE_2      0x00200000
  1271. #       define RADEON_CAP0_CONFIG_VERT_DIVIDE_4      0x00400000
  1272. #       define RADEON_CAP0_CONFIG_FORMAT_BROOKTREE   0x00000000
  1273. #       define RADEON_CAP0_CONFIG_FORMAT_CCIR656     0x00800000
  1274. #       define RADEON_CAP0_CONFIG_FORMAT_ZV          0x01000000
  1275. #       define RADEON_CAP0_CONFIG_FORMAT_VIP         0x01800000
  1276. #       define RADEON_CAP0_CONFIG_FORMAT_TRANSPORT   0x02000000
  1277. #       define RADEON_CAP0_CONFIG_HORZ_DECIMATOR     0x04000000
  1278. #       define RADEON_CAP0_CONFIG_VIDEO_IN_YVYU422   0x00000000
  1279. #       define RADEON_CAP0_CONFIG_VIDEO_IN_VYUY422   0x20000000
  1280. #       define RADEON_CAP0_CONFIG_VBI_DIVIDE_2       0x40000000
  1281. #       define RADEON_CAP0_CONFIG_VBI_DIVIDE_4       0x80000000
  1282. #define RADEON_CAP0_ANC_ODD_OFFSET        0x095C
  1283. #define RADEON_CAP0_ANC_EVEN_OFFSET       0x0960
  1284. #define RADEON_CAP0_ANC_H_WINDOW          0x0964
  1285. #define RADEON_CAP0_VIDEO_SYNC_TEST       0x0968
  1286. #define RADEON_CAP0_ONESHOT_BUF_OFFSET    0x096C
  1287. #define RADEON_CAP0_BUF_STATUS            0x0970
  1288. /* #define RADEON_CAP0_DWNSC_XRATIO       0x0978 */
  1289. /* #define RADEON_CAP0_XSHARPNESS                 0x097C */
  1290. #define RADEON_CAP0_VBI2_OFFSET           0x0980
  1291. #define RADEON_CAP0_VBI3_OFFSET           0x0984
  1292. #define RADEON_CAP0_ANC2_OFFSET           0x0988
  1293. #define RADEON_CAP0_ANC3_OFFSET           0x098C
  1294. #define RADEON_VID_BUFFER_CONTROL         0x0900
  1295.  
  1296. /* second capture unit */
  1297.  
  1298. #define RADEON_CAP1_BUF0_OFFSET           0x0990
  1299. #define RADEON_CAP1_BUF1_OFFSET           0x0994
  1300. #define RADEON_CAP1_BUF0_EVEN_OFFSET      0x0998
  1301. #define RADEON_CAP1_BUF1_EVEN_OFFSET      0x099C
  1302.  
  1303. #define RADEON_CAP1_BUF_PITCH             0x09A0
  1304. #define RADEON_CAP1_V_WINDOW              0x09A4
  1305. #define RADEON_CAP1_H_WINDOW              0x09A8
  1306. #define RADEON_CAP1_VBI_ODD_OFFSET        0x09AC
  1307. #define RADEON_CAP1_VBI_EVEN_OFFSET       0x09B0
  1308. #define RADEON_CAP1_VBI_V_WINDOW                  0x09B4
  1309. #define RADEON_CAP1_VBI_H_WINDOW                  0x09B8
  1310. #define RADEON_CAP1_PORT_MODE_CNTL        0x09BC
  1311. #define RADEON_CAP1_TRIG_CNTL             0x09C0
  1312. #define RADEON_CAP1_DEBUG                         0x09C4
  1313. #define RADEON_CAP1_CONFIG                0x09C8
  1314. #define RADEON_CAP1_ANC_ODD_OFFSET        0x09CC
  1315. #define RADEON_CAP1_ANC_EVEN_OFFSET       0x09D0
  1316. #define RADEON_CAP1_ANC_H_WINDOW                  0x09D4
  1317. #define RADEON_CAP1_VIDEO_SYNC_TEST       0x09D8
  1318. #define RADEON_CAP1_ONESHOT_BUF_OFFSET    0x09DC
  1319. #define RADEON_CAP1_BUF_STATUS            0x09E0
  1320. #define RADEON_CAP1_DWNSC_XRATIO                  0x09E8
  1321. #define RADEON_CAP1_XSHARPNESS            0x09EC
  1322.  
  1323. /* misc multimedia registers */
  1324.  
  1325. #define RADEON_IDCT_RUNS                  0x1F80
  1326. #define RADEON_IDCT_LEVELS                0x1F84
  1327. #define RADEON_IDCT_CONTROL               0x1FBC
  1328. #define RADEON_IDCT_AUTH_CONTROL          0x1F88
  1329. #define RADEON_IDCT_AUTH                  0x1F8C
  1330.  
  1331. #define RADEON_P2PLL_CNTL                   0x002a /* P2PLL */
  1332. #       define RADEON_P2PLL_RESET                (1 <<  0)
  1333. #       define RADEON_P2PLL_SLEEP                (1 <<  1)
  1334. #       define RADEON_P2PLL_PVG_MASK             (7 << 11)
  1335. #       define RADEON_P2PLL_PVG_SHIFT            11
  1336. #       define RADEON_P2PLL_ATOMIC_UPDATE_EN     (1 << 16)
  1337. #       define RADEON_P2PLL_VGA_ATOMIC_UPDATE_EN (1 << 17)
  1338. #       define RADEON_P2PLL_ATOMIC_UPDATE_VSYNC  (1 << 18)
  1339. #define RADEON_P2PLL_DIV_0                  0x002c
  1340. #       define RADEON_P2PLL_FB0_DIV_MASK    0x07ff
  1341. #       define RADEON_P2PLL_POST0_DIV_MASK  0x00070000
  1342. #define RADEON_P2PLL_REF_DIV                0x002B /* PLL */
  1343. #       define RADEON_P2PLL_REF_DIV_MASK    0x03ff
  1344. #       define RADEON_P2PLL_ATOMIC_UPDATE_R (1 << 15) /* same as _W */
  1345. #       define RADEON_P2PLL_ATOMIC_UPDATE_W (1 << 15) /* same as _R */
  1346. #       define R300_PPLL_REF_DIV_ACC_MASK   (0x3ff << 18)
  1347. #       define R300_PPLL_REF_DIV_ACC_SHIFT  18
  1348. #define RADEON_PALETTE_DATA                 0x00b4
  1349. #define RADEON_PALETTE_30_DATA              0x00b8
  1350. #define RADEON_PALETTE_INDEX                0x00b0
  1351. #define RADEON_PCI_GART_PAGE                0x017c
  1352. #define RADEON_PIXCLKS_CNTL                 0x002d
  1353. #       define RADEON_PIX2CLK_SRC_SEL_MASK     0x03
  1354. #       define RADEON_PIX2CLK_SRC_SEL_CPUCLK   0x00
  1355. #       define RADEON_PIX2CLK_SRC_SEL_PSCANCLK 0x01
  1356. #       define RADEON_PIX2CLK_SRC_SEL_BYTECLK  0x02
  1357. #       define RADEON_PIX2CLK_SRC_SEL_P2PLLCLK 0x03
  1358. #       define RADEON_PIX2CLK_ALWAYS_ONb       (1<<6)
  1359. #       define RADEON_PIX2CLK_DAC_ALWAYS_ONb   (1<<7)
  1360. #       define RADEON_PIXCLK_TV_SRC_SEL        (1 << 8)
  1361. #       define RADEON_DISP_TVOUT_PIXCLK_TV_ALWAYS_ONb (1 << 9)
  1362. #       define R300_DVOCLK_ALWAYS_ONb          (1 << 10)
  1363. #       define RADEON_PIXCLK_BLEND_ALWAYS_ONb  (1 << 11)
  1364. #       define RADEON_PIXCLK_GV_ALWAYS_ONb     (1 << 12)
  1365. #       define RADEON_PIXCLK_DIG_TMDS_ALWAYS_ONb (1 << 13)
  1366. #       define R300_PIXCLK_DVO_ALWAYS_ONb      (1 << 13)
  1367. #       define RADEON_PIXCLK_LVDS_ALWAYS_ONb   (1 << 14)
  1368. #       define RADEON_PIXCLK_TMDS_ALWAYS_ONb   (1 << 15)
  1369. #       define R300_PIXCLK_TRANS_ALWAYS_ONb    (1 << 16)
  1370. #       define R300_PIXCLK_TVO_ALWAYS_ONb      (1 << 17)
  1371. #       define R300_P2G2CLK_ALWAYS_ONb         (1 << 18)
  1372. #       define R300_P2G2CLK_DAC_ALWAYS_ONb     (1 << 19)
  1373. #       define R300_DISP_DAC_PIXCLK_DAC2_BLANK_OFF (1 << 23)
  1374. #define RADEON_PLANE_3D_MASK_C              0x1d44
  1375. #define RADEON_PLL_TEST_CNTL                0x0013 /* PLL */
  1376. #       define RADEON_PLL_MASK_READ_B          (1 << 9)
  1377. #define RADEON_PMI_CAP_ID                   0x0f5c /* PCI */
  1378. #define RADEON_PMI_DATA                     0x0f63 /* PCI */
  1379. #define RADEON_PMI_NXT_CAP_PTR              0x0f5d /* PCI */
  1380. #define RADEON_PMI_PMC_REG                  0x0f5e /* PCI */
  1381. #define RADEON_PMI_PMCSR_REG                0x0f60 /* PCI */
  1382. #define RADEON_PMI_REGISTER                 0x0f5c /* PCI */
  1383. #define RADEON_PPLL_CNTL                    0x0002 /* PLL */
  1384. #       define RADEON_PPLL_RESET                (1 <<  0)
  1385. #       define RADEON_PPLL_SLEEP                (1 <<  1)
  1386. #       define RADEON_PPLL_PVG_MASK             (7 << 11)
  1387. #       define RADEON_PPLL_PVG_SHIFT            11
  1388. #       define RADEON_PPLL_ATOMIC_UPDATE_EN     (1 << 16)
  1389. #       define RADEON_PPLL_VGA_ATOMIC_UPDATE_EN (1 << 17)
  1390. #       define RADEON_PPLL_ATOMIC_UPDATE_VSYNC  (1 << 18)
  1391. #define RADEON_PPLL_DIV_0                   0x0004 /* PLL */
  1392. #define RADEON_PPLL_DIV_1                   0x0005 /* PLL */
  1393. #define RADEON_PPLL_DIV_2                   0x0006 /* PLL */
  1394. #define RADEON_PPLL_DIV_3                   0x0007 /* PLL */
  1395. #       define RADEON_PPLL_FB3_DIV_MASK     0x07ff
  1396. #       define RADEON_PPLL_POST3_DIV_MASK   0x00070000
  1397. #define RADEON_PPLL_REF_DIV                 0x0003 /* PLL */
  1398. #       define RADEON_PPLL_REF_DIV_MASK     0x03ff
  1399. #       define RADEON_PPLL_ATOMIC_UPDATE_R  (1 << 15) /* same as _W */
  1400. #       define RADEON_PPLL_ATOMIC_UPDATE_W  (1 << 15) /* same as _R */
  1401. #define RADEON_PWR_MNGMT_CNTL_STATUS        0x0f60 /* PCI */
  1402.  
  1403. #define RADEON_RBBM_GUICNTL                 0x172c
  1404. #       define RADEON_HOST_DATA_SWAP_NONE   (0 << 0)
  1405. #       define RADEON_HOST_DATA_SWAP_16BIT  (1 << 0)
  1406. #       define RADEON_HOST_DATA_SWAP_32BIT  (2 << 0)
  1407. #       define RADEON_HOST_DATA_SWAP_HDW    (3 << 0)
  1408. #define RADEON_RBBM_SOFT_RESET              0x00f0
  1409. #       define RADEON_SOFT_RESET_CP         (1 <<  0)
  1410. #       define RADEON_SOFT_RESET_HI         (1 <<  1)
  1411. #       define RADEON_SOFT_RESET_SE         (1 <<  2)
  1412. #       define RADEON_SOFT_RESET_RE         (1 <<  3)
  1413. #       define RADEON_SOFT_RESET_PP         (1 <<  4)
  1414. #       define RADEON_SOFT_RESET_E2         (1 <<  5)
  1415. #       define RADEON_SOFT_RESET_RB         (1 <<  6)
  1416. #       define RADEON_SOFT_RESET_HDP        (1 <<  7)
  1417. #define RADEON_RBBM_STATUS                  0x0e40
  1418. #       define RADEON_RBBM_FIFOCNT_MASK     0x007f
  1419. #       define RADEON_RBBM_ACTIVE           (1 << 31)
  1420. #define RADEON_RB2D_DSTCACHE_CTLSTAT        0x342c
  1421. #       define RADEON_RB2D_DC_FLUSH         (3 << 0)
  1422. #       define RADEON_RB2D_DC_FREE          (3 << 2)
  1423. #       define RADEON_RB2D_DC_FLUSH_ALL     0xf
  1424. #       define RADEON_RB2D_DC_BUSY          (1 << 31)
  1425. #define RADEON_RB2D_DSTCACHE_MODE           0x3428
  1426.  
  1427. #define RADEON_RB3D_ZCACHE_MODE             0x3250
  1428. #define RADEON_RB3D_ZCACHE_CTLSTAT          0x3254
  1429. #       define RADEON_RB3D_ZC_FLUSH_ALL     0x5
  1430. #define RADEON_RB3D_DSTCACHE_MODE           0x3258
  1431. # define RADEON_RB3D_DC_CACHE_ENABLE            (0)
  1432. # define RADEON_RB3D_DC_2D_CACHE_DISABLE        (1)
  1433. # define RADEON_RB3D_DC_3D_CACHE_DISABLE        (2)
  1434. # define RADEON_RB3D_DC_CACHE_DISABLE           (3)
  1435. # define RADEON_RB3D_DC_2D_CACHE_LINESIZE_128   (1 << 2)
  1436. # define RADEON_RB3D_DC_3D_CACHE_LINESIZE_128   (2 << 2)
  1437. # define RADEON_RB3D_DC_2D_CACHE_AUTOFLUSH      (1 << 8)
  1438. # define RADEON_RB3D_DC_3D_CACHE_AUTOFLUSH      (2 << 8)
  1439. # define R200_RB3D_DC_2D_CACHE_AUTOFREE         (1 << 10)
  1440. # define R200_RB3D_DC_3D_CACHE_AUTOFREE         (2 << 10)
  1441. # define RADEON_RB3D_DC_FORCE_RMW               (1 << 16)
  1442. # define RADEON_RB3D_DC_DISABLE_RI_FILL         (1 << 24)
  1443. # define RADEON_RB3D_DC_DISABLE_RI_READ         (1 << 25)
  1444.  
  1445. #define RADEON_RB3D_DSTCACHE_CTLSTAT            0x325C
  1446. # define RADEON_RB3D_DC_FLUSH                   (3 << 0)
  1447. # define RADEON_RB3D_DC_FREE                    (3 << 2)
  1448. # define RADEON_RB3D_DC_FLUSH_ALL               0xf
  1449. # define RADEON_RB3D_DC_BUSY                    (1 << 31)
  1450.  
  1451. #define RADEON_REG_BASE                     0x0f18 /* PCI */
  1452. #define RADEON_REGPROG_INF                  0x0f09 /* PCI */
  1453. #define RADEON_REVISION_ID                  0x0f08 /* PCI */
  1454.  
  1455. #define RADEON_SC_BOTTOM                    0x164c
  1456. #define RADEON_SC_BOTTOM_RIGHT              0x16f0
  1457. #define RADEON_SC_BOTTOM_RIGHT_C            0x1c8c
  1458. #define RADEON_SC_LEFT                      0x1640
  1459. #define RADEON_SC_RIGHT                     0x1644
  1460. #define RADEON_SC_TOP                       0x1648
  1461. #define RADEON_SC_TOP_LEFT                  0x16ec
  1462. #define RADEON_SC_TOP_LEFT_C                0x1c88
  1463. #       define RADEON_SC_SIGN_MASK_LO       0x8000
  1464. #       define RADEON_SC_SIGN_MASK_HI       0x80000000
  1465. #define RADEON_SCLK_CNTL                    0x000d /* PLL */
  1466. #       define RADEON_SCLK_SRC_SEL_MASK     0x0007
  1467. #       define RADEON_DYN_STOP_LAT_MASK     0x00007ff8
  1468. #       define RADEON_CP_MAX_DYN_STOP_LAT   0x0008
  1469. #       define RADEON_SCLK_FORCEON_MASK     0xffff8000
  1470. #       define RADEON_SCLK_FORCE_DISP2      (1<<15)
  1471. #       define RADEON_SCLK_FORCE_CP         (1<<16)
  1472. #       define RADEON_SCLK_FORCE_HDP        (1<<17)
  1473. #       define RADEON_SCLK_FORCE_DISP1      (1<<18)
  1474. #       define RADEON_SCLK_FORCE_TOP        (1<<19)
  1475. #       define RADEON_SCLK_FORCE_E2         (1<<20)
  1476. #       define RADEON_SCLK_FORCE_SE         (1<<21)
  1477. #       define RADEON_SCLK_FORCE_IDCT       (1<<22)
  1478. #       define RADEON_SCLK_FORCE_VIP        (1<<23)
  1479. #       define RADEON_SCLK_FORCE_RE         (1<<24)
  1480. #       define RADEON_SCLK_FORCE_PB         (1<<25)
  1481. #       define RADEON_SCLK_FORCE_TAM        (1<<26)
  1482. #       define RADEON_SCLK_FORCE_TDM        (1<<27)
  1483. #       define RADEON_SCLK_FORCE_RB         (1<<28)
  1484. #       define RADEON_SCLK_FORCE_TV_SCLK    (1<<29)
  1485. #       define RADEON_SCLK_FORCE_SUBPIC     (1<<30)
  1486. #       define RADEON_SCLK_FORCE_OV0        (1<<31)
  1487. #       define R300_SCLK_FORCE_VAP          (1<<21)
  1488. #       define R300_SCLK_FORCE_SR           (1<<25)
  1489. #       define R300_SCLK_FORCE_PX           (1<<26)
  1490. #       define R300_SCLK_FORCE_TX           (1<<27)
  1491. #       define R300_SCLK_FORCE_US           (1<<28)
  1492. #       define R300_SCLK_FORCE_SU           (1<<30)
  1493. #define R300_SCLK_CNTL2                     0x1e   /* PLL */
  1494. #       define R300_SCLK_TCL_MAX_DYN_STOP_LAT (1<<10)
  1495. #       define R300_SCLK_GA_MAX_DYN_STOP_LAT  (1<<11)
  1496. #       define R300_SCLK_CBA_MAX_DYN_STOP_LAT (1<<12)
  1497. #       define R300_SCLK_FORCE_TCL          (1<<13)
  1498. #       define R300_SCLK_FORCE_CBA          (1<<14)
  1499. #       define R300_SCLK_FORCE_GA           (1<<15)
  1500. #define RADEON_SCLK_MORE_CNTL               0x0035 /* PLL */
  1501. #       define RADEON_SCLK_MORE_MAX_DYN_STOP_LAT 0x0007
  1502. #       define RADEON_SCLK_MORE_FORCEON     0x0700
  1503. #define RADEON_SDRAM_MODE_REG               0x0158
  1504. #define RADEON_SEQ8_DATA                    0x03c5 /* VGA */
  1505. #define RADEON_SEQ8_IDX                     0x03c4 /* VGA */
  1506. #define RADEON_SNAPSHOT_F_COUNT             0x0244
  1507. #define RADEON_SNAPSHOT_VH_COUNTS           0x0240
  1508. #define RADEON_SNAPSHOT_VIF_COUNT           0x024c
  1509. #define RADEON_SRC_OFFSET                   0x15ac
  1510. #define RADEON_SRC_PITCH                    0x15b0
  1511. #define RADEON_SRC_PITCH_OFFSET             0x1428
  1512. #define RADEON_SRC_SC_BOTTOM                0x165c
  1513. #define RADEON_SRC_SC_BOTTOM_RIGHT          0x16f4
  1514. #define RADEON_SRC_SC_RIGHT                 0x1654
  1515. #define RADEON_SRC_X                        0x1414
  1516. #define RADEON_SRC_X_Y                      0x1590
  1517. #define RADEON_SRC_Y                        0x1418
  1518. #define RADEON_SRC_Y_X                      0x1434
  1519. #define RADEON_STATUS                       0x0f06 /* PCI */
  1520. #define RADEON_SUBPIC_CNTL                  0x0540 /* ? */
  1521. #define RADEON_SUB_CLASS                    0x0f0a /* PCI */
  1522. #define RADEON_SURFACE_CNTL                 0x0b00
  1523. #       define RADEON_SURF_TRANSLATION_DIS  (1 << 8)
  1524. #       define RADEON_NONSURF_AP0_SWP_16BPP (1 << 20)
  1525. #       define RADEON_NONSURF_AP0_SWP_32BPP (1 << 21)
  1526. #       define RADEON_NONSURF_AP1_SWP_16BPP (1 << 22)
  1527. #       define RADEON_NONSURF_AP1_SWP_32BPP (1 << 23)
  1528. #define RADEON_SURFACE0_INFO                0x0b0c
  1529. #       define RADEON_SURF_TILE_COLOR_MACRO (0 << 16)
  1530. #       define RADEON_SURF_TILE_COLOR_BOTH  (1 << 16)
  1531. #       define RADEON_SURF_TILE_DEPTH_32BPP (2 << 16)
  1532. #       define RADEON_SURF_TILE_DEPTH_16BPP (3 << 16)
  1533. #       define R200_SURF_TILE_NONE          (0 << 16)
  1534. #       define R200_SURF_TILE_COLOR_MACRO   (1 << 16)
  1535. #       define R200_SURF_TILE_COLOR_MICRO   (2 << 16)
  1536. #       define R200_SURF_TILE_COLOR_BOTH    (3 << 16)
  1537. #       define R200_SURF_TILE_DEPTH_32BPP   (4 << 16)
  1538. #       define R200_SURF_TILE_DEPTH_16BPP   (5 << 16)
  1539. #       define R300_SURF_TILE_NONE          (0 << 16)
  1540. #       define R300_SURF_TILE_COLOR_MACRO   (1 << 16)
  1541. #       define R300_SURF_TILE_DEPTH_32BPP   (2 << 16)
  1542. #       define RADEON_SURF_AP0_SWP_16BPP    (1 << 20)
  1543. #       define RADEON_SURF_AP0_SWP_32BPP    (1 << 21)
  1544. #       define RADEON_SURF_AP1_SWP_16BPP    (1 << 22)
  1545. #       define RADEON_SURF_AP1_SWP_32BPP    (1 << 23)
  1546. #define RADEON_SURFACE0_LOWER_BOUND         0x0b04
  1547. #define RADEON_SURFACE0_UPPER_BOUND         0x0b08
  1548. #define RADEON_SURFACE1_INFO                0x0b1c
  1549. #define RADEON_SURFACE1_LOWER_BOUND         0x0b14
  1550. #define RADEON_SURFACE1_UPPER_BOUND         0x0b18
  1551. #define RADEON_SURFACE2_INFO                0x0b2c
  1552. #define RADEON_SURFACE2_LOWER_BOUND         0x0b24
  1553. #define RADEON_SURFACE2_UPPER_BOUND         0x0b28
  1554. #define RADEON_SURFACE3_INFO                0x0b3c
  1555. #define RADEON_SURFACE3_LOWER_BOUND         0x0b34
  1556. #define RADEON_SURFACE3_UPPER_BOUND         0x0b38
  1557. #define RADEON_SURFACE4_INFO                0x0b4c
  1558. #define RADEON_SURFACE4_LOWER_BOUND         0x0b44
  1559. #define RADEON_SURFACE4_UPPER_BOUND         0x0b48
  1560. #define RADEON_SURFACE5_INFO                0x0b5c
  1561. #define RADEON_SURFACE5_LOWER_BOUND         0x0b54
  1562. #define RADEON_SURFACE5_UPPER_BOUND         0x0b58
  1563. #define RADEON_SURFACE6_INFO                0x0b6c
  1564. #define RADEON_SURFACE6_LOWER_BOUND         0x0b64
  1565. #define RADEON_SURFACE6_UPPER_BOUND         0x0b68
  1566. #define RADEON_SURFACE7_INFO                0x0b7c
  1567. #define RADEON_SURFACE7_LOWER_BOUND         0x0b74
  1568. #define RADEON_SURFACE7_UPPER_BOUND         0x0b78
  1569. #define RADEON_SW_SEMAPHORE                 0x013c
  1570.  
  1571. #define RADEON_TEST_DEBUG_CNTL              0x0120
  1572. #define RADEON_TEST_DEBUG_CNTL__TEST_DEBUG_OUT_EN 0x00000001
  1573.  
  1574. #define RADEON_TEST_DEBUG_MUX               0x0124
  1575. #define RADEON_TEST_DEBUG_OUT               0x012c
  1576. #define RADEON_TMDS_PLL_CNTL                0x02a8
  1577. #define RADEON_TMDS_TRANSMITTER_CNTL        0x02a4
  1578. #       define RADEON_TMDS_TRANSMITTER_PLLEN  1
  1579. #       define RADEON_TMDS_TRANSMITTER_PLLRST 2
  1580. #define RADEON_TRAIL_BRES_DEC               0x1614
  1581. #define RADEON_TRAIL_BRES_ERR               0x160c
  1582. #define RADEON_TRAIL_BRES_INC               0x1610
  1583. #define RADEON_TRAIL_X                      0x1618
  1584. #define RADEON_TRAIL_X_SUB                  0x1620
  1585.  
  1586. #define RADEON_VCLK_ECP_CNTL                0x0008 /* PLL */
  1587. #       define RADEON_VCLK_SRC_SEL_MASK     0x03
  1588. #       define RADEON_VCLK_SRC_SEL_CPUCLK   0x00
  1589. #       define RADEON_VCLK_SRC_SEL_PSCANCLK 0x01
  1590. #       define RADEON_VCLK_SRC_SEL_BYTECLK  0x02
  1591. #       define RADEON_VCLK_SRC_SEL_PPLLCLK  0x03
  1592. #       define RADEON_PIXCLK_ALWAYS_ONb     (1<<6)
  1593. #       define RADEON_PIXCLK_DAC_ALWAYS_ONb (1<<7)
  1594. #       define R300_DISP_DAC_PIXCLK_DAC_BLANK_OFF (1<<23)
  1595.  
  1596. #define RADEON_VENDOR_ID                    0x0f00 /* PCI */
  1597. #define RADEON_VGA_DDA_CONFIG               0x02e8
  1598. #define RADEON_VGA_DDA_ON_OFF               0x02ec
  1599. #define RADEON_VID_BUFFER_CONTROL           0x0900
  1600. #define RADEON_VIDEOMUX_CNTL                0x0190
  1601.  
  1602.                  /* VIP bus */
  1603. #define RADEON_VIPH_CH0_DATA                0x0c00
  1604. #define RADEON_VIPH_CH1_DATA                0x0c04
  1605. #define RADEON_VIPH_CH2_DATA                0x0c08
  1606. #define RADEON_VIPH_CH3_DATA                0x0c0c
  1607. #define RADEON_VIPH_CH0_ADDR                0x0c10
  1608. #define RADEON_VIPH_CH1_ADDR                0x0c14
  1609. #define RADEON_VIPH_CH2_ADDR                0x0c18
  1610. #define RADEON_VIPH_CH3_ADDR                0x0c1c
  1611. #define RADEON_VIPH_CH0_SBCNT               0x0c20
  1612. #define RADEON_VIPH_CH1_SBCNT               0x0c24
  1613. #define RADEON_VIPH_CH2_SBCNT               0x0c28
  1614. #define RADEON_VIPH_CH3_SBCNT               0x0c2c
  1615. #define RADEON_VIPH_CH0_ABCNT               0x0c30
  1616. #define RADEON_VIPH_CH1_ABCNT               0x0c34
  1617. #define RADEON_VIPH_CH2_ABCNT               0x0c38
  1618. #define RADEON_VIPH_CH3_ABCNT               0x0c3c
  1619. #define RADEON_VIPH_CONTROL                 0x0c40
  1620. #       define RADEON_VIP_BUSY 0
  1621. #       define RADEON_VIP_IDLE 1
  1622. #       define RADEON_VIP_RESET 2
  1623. #define RADEON_VIPH_DV_LAT                  0x0c44
  1624. #define RADEON_VIPH_BM_CHUNK                0x0c48
  1625. #define RADEON_VIPH_DV_INT                  0x0c4c
  1626. #define RADEON_VIPH_TIMEOUT_STAT            0x0c50
  1627. #define RADEON_VIPH_TIMEOUT_STAT__VIPH_REG_STAT 0x00000010
  1628. #define RADEON_VIPH_TIMEOUT_STAT__VIPH_REG_AK   0x00000010
  1629. #define RADEON_VIPH_TIMEOUT_STAT__VIPH_REGR_DIS 0x01000000
  1630.  
  1631. #define RADEON_VIPH_REG_DATA                0x0084
  1632. #define RADEON_VIPH_REG_ADDR                0x0080
  1633.  
  1634.  
  1635. #define RADEON_WAIT_UNTIL                   0x1720
  1636. #       define RADEON_WAIT_CRTC_PFLIP       (1 << 0)
  1637. #       define RADEON_WAIT_2D_IDLECLEAN     (1 << 16)
  1638. #       define RADEON_WAIT_3D_IDLECLEAN     (1 << 17)
  1639. #       define RADEON_WAIT_HOST_IDLECLEAN   (1 << 18)
  1640.  
  1641. #define RADEON_X_MPLL_REF_FB_DIV            0x000a /* PLL */
  1642. #define RADEON_XCLK_CNTL                    0x000d /* PLL */
  1643. #define RADEON_XDLL_CNTL                    0x000c /* PLL */
  1644. #define RADEON_XPLL_CNTL                    0x000b /* PLL */
  1645.  
  1646.  
  1647.  
  1648.                                 /* Registers for 3D/TCL */
  1649. #define RADEON_PP_BORDER_COLOR_0            0x1d40
  1650. #define RADEON_PP_BORDER_COLOR_1            0x1d44
  1651. #define RADEON_PP_BORDER_COLOR_2            0x1d48
  1652. #define RADEON_PP_CNTL                      0x1c38
  1653. #       define RADEON_STIPPLE_ENABLE        (1 <<  0)
  1654. #       define RADEON_SCISSOR_ENABLE        (1 <<  1)
  1655. #       define RADEON_PATTERN_ENABLE        (1 <<  2)
  1656. #       define RADEON_SHADOW_ENABLE         (1 <<  3)
  1657. #       define RADEON_TEX_ENABLE_MASK       (0xf << 4)
  1658. #       define RADEON_TEX_0_ENABLE          (1 <<  4)
  1659. #       define RADEON_TEX_1_ENABLE          (1 <<  5)
  1660. #       define RADEON_TEX_2_ENABLE          (1 <<  6)
  1661. #       define RADEON_TEX_3_ENABLE          (1 <<  7)
  1662. #       define RADEON_TEX_BLEND_ENABLE_MASK (0xf << 12)
  1663. #       define RADEON_TEX_BLEND_0_ENABLE    (1 << 12)
  1664. #       define RADEON_TEX_BLEND_1_ENABLE    (1 << 13)
  1665. #       define RADEON_TEX_BLEND_2_ENABLE    (1 << 14)
  1666. #       define RADEON_TEX_BLEND_3_ENABLE    (1 << 15)
  1667. #       define RADEON_PLANAR_YUV_ENABLE     (1 << 20)
  1668. #       define RADEON_SPECULAR_ENABLE       (1 << 21)
  1669. #       define RADEON_FOG_ENABLE            (1 << 22)
  1670. #       define RADEON_ALPHA_TEST_ENABLE     (1 << 23)
  1671. #       define RADEON_ANTI_ALIAS_NONE       (0 << 24)
  1672. #       define RADEON_ANTI_ALIAS_LINE       (1 << 24)
  1673. #       define RADEON_ANTI_ALIAS_POLY       (2 << 24)
  1674. #       define RADEON_ANTI_ALIAS_LINE_POLY  (3 << 24)
  1675. #       define RADEON_BUMP_MAP_ENABLE       (1 << 26)
  1676. #       define RADEON_BUMPED_MAP_T0         (0 << 27)
  1677. #       define RADEON_BUMPED_MAP_T1         (1 << 27)
  1678. #       define RADEON_BUMPED_MAP_T2         (2 << 27)
  1679. #       define RADEON_TEX_3D_ENABLE_0       (1 << 29)
  1680. #       define RADEON_TEX_3D_ENABLE_1       (1 << 30)
  1681. #       define RADEON_MC_ENABLE             (1 << 31)
  1682. #define RADEON_PP_FOG_COLOR                 0x1c18
  1683. #       define RADEON_FOG_COLOR_MASK        0x00ffffff
  1684. #       define RADEON_FOG_VERTEX            (0 << 24)
  1685. #       define RADEON_FOG_TABLE             (1 << 24)
  1686. #       define RADEON_FOG_USE_DEPTH         (0 << 25)
  1687. #       define RADEON_FOG_USE_DIFFUSE_ALPHA (2 << 25)
  1688. #       define RADEON_FOG_USE_SPEC_ALPHA    (3 << 25)
  1689. #define RADEON_PP_LUM_MATRIX                0x1d00
  1690. #define RADEON_PP_MISC                      0x1c14
  1691. #       define RADEON_REF_ALPHA_MASK        0x000000ff
  1692. #       define RADEON_ALPHA_TEST_FAIL       (0 << 8)
  1693. #       define RADEON_ALPHA_TEST_LESS       (1 << 8)
  1694. #       define RADEON_ALPHA_TEST_LEQUAL     (2 << 8)
  1695. #       define RADEON_ALPHA_TEST_EQUAL      (3 << 8)
  1696. #       define RADEON_ALPHA_TEST_GEQUAL     (4 << 8)
  1697. #       define RADEON_ALPHA_TEST_GREATER    (5 << 8)
  1698. #       define RADEON_ALPHA_TEST_NEQUAL     (6 << 8)
  1699. #       define RADEON_ALPHA_TEST_PASS       (7 << 8)
  1700. #       define RADEON_ALPHA_TEST_OP_MASK    (7 << 8)
  1701. #       define RADEON_CHROMA_FUNC_FAIL      (0 << 16)
  1702. #       define RADEON_CHROMA_FUNC_PASS      (1 << 16)
  1703. #       define RADEON_CHROMA_FUNC_NEQUAL    (2 << 16)
  1704. #       define RADEON_CHROMA_FUNC_EQUAL     (3 << 16)
  1705. #       define RADEON_CHROMA_KEY_NEAREST    (0 << 18)
  1706. #       define RADEON_CHROMA_KEY_ZERO       (1 << 18)
  1707. #       define RADEON_SHADOW_ID_AUTO_INC    (1 << 20)
  1708. #       define RADEON_SHADOW_FUNC_EQUAL     (0 << 21)
  1709. #       define RADEON_SHADOW_FUNC_NEQUAL    (1 << 21)
  1710. #       define RADEON_SHADOW_PASS_1         (0 << 22)
  1711. #       define RADEON_SHADOW_PASS_2         (1 << 22)
  1712. #       define RADEON_RIGHT_HAND_CUBE_D3D   (0 << 24)
  1713. #       define RADEON_RIGHT_HAND_CUBE_OGL   (1 << 24)
  1714. #define RADEON_PP_ROT_MATRIX_0              0x1d58
  1715. #define RADEON_PP_ROT_MATRIX_1              0x1d5c
  1716. #define RADEON_PP_TXFILTER_0                0x1c54
  1717. #define RADEON_PP_TXFILTER_1                0x1c6c
  1718. #define RADEON_PP_TXFILTER_2                0x1c84
  1719. #       define RADEON_MAG_FILTER_NEAREST                   (0  <<  0)
  1720. #       define RADEON_MAG_FILTER_LINEAR                    (1  <<  0)
  1721. #       define RADEON_MAG_FILTER_MASK                      (1  <<  0)
  1722. #       define RADEON_MIN_FILTER_NEAREST                   (0  <<  1)
  1723. #       define RADEON_MIN_FILTER_LINEAR                    (1  <<  1)
  1724. #       define RADEON_MIN_FILTER_NEAREST_MIP_NEAREST       (2  <<  1)
  1725. #       define RADEON_MIN_FILTER_NEAREST_MIP_LINEAR        (3  <<  1)
  1726. #       define RADEON_MIN_FILTER_LINEAR_MIP_NEAREST        (6  <<  1)
  1727. #       define RADEON_MIN_FILTER_LINEAR_MIP_LINEAR         (7  <<  1)
  1728. #       define RADEON_MIN_FILTER_ANISO_NEAREST             (8  <<  1)
  1729. #       define RADEON_MIN_FILTER_ANISO_LINEAR              (9  <<  1)
  1730. #       define RADEON_MIN_FILTER_ANISO_NEAREST_MIP_NEAREST (10 <<  1)
  1731. #       define RADEON_MIN_FILTER_ANISO_NEAREST_MIP_LINEAR  (11 <<  1)
  1732. #       define RADEON_MIN_FILTER_MASK                      (15 <<  1)
  1733. #       define RADEON_MAX_ANISO_1_TO_1                     (0  <<  5)
  1734. #       define RADEON_MAX_ANISO_2_TO_1                     (1  <<  5)
  1735. #       define RADEON_MAX_ANISO_4_TO_1                     (2  <<  5)
  1736. #       define RADEON_MAX_ANISO_8_TO_1                     (3  <<  5)
  1737. #       define RADEON_MAX_ANISO_16_TO_1                    (4  <<  5)
  1738. #       define RADEON_MAX_ANISO_MASK                       (7  <<  5)
  1739. #       define RADEON_LOD_BIAS_MASK                        (0xff <<  8)
  1740. #       define RADEON_LOD_BIAS_SHIFT                       8
  1741. #       define RADEON_MAX_MIP_LEVEL_MASK                   (0x0f << 16)
  1742. #       define RADEON_MAX_MIP_LEVEL_SHIFT                  16
  1743. #       define RADEON_YUV_TO_RGB                           (1  << 20)
  1744. #       define RADEON_YUV_TEMPERATURE_COOL                 (0  << 21)
  1745. #       define RADEON_YUV_TEMPERATURE_HOT                  (1  << 21)
  1746. #       define RADEON_YUV_TEMPERATURE_MASK                 (1  << 21)
  1747. #       define RADEON_WRAPEN_S                             (1  << 22)
  1748. #       define RADEON_CLAMP_S_WRAP                         (0  << 23)
  1749. #       define RADEON_CLAMP_S_MIRROR                       (1  << 23)
  1750. #       define RADEON_CLAMP_S_CLAMP_LAST                   (2  << 23)
  1751. #       define RADEON_CLAMP_S_MIRROR_CLAMP_LAST            (3  << 23)
  1752. #       define RADEON_CLAMP_S_CLAMP_BORDER                 (4  << 23)
  1753. #       define RADEON_CLAMP_S_MIRROR_CLAMP_BORDER          (5  << 23)
  1754. #       define RADEON_CLAMP_S_CLAMP_GL                     (6  << 23)
  1755. #       define RADEON_CLAMP_S_MIRROR_CLAMP_GL              (7  << 23)
  1756. #       define RADEON_CLAMP_S_MASK                         (7  << 23)
  1757. #       define RADEON_WRAPEN_T                             (1  << 26)
  1758. #       define RADEON_CLAMP_T_WRAP                         (0  << 27)
  1759. #       define RADEON_CLAMP_T_MIRROR                       (1  << 27)
  1760. #       define RADEON_CLAMP_T_CLAMP_LAST                   (2  << 27)
  1761. #       define RADEON_CLAMP_T_MIRROR_CLAMP_LAST            (3  << 27)
  1762. #       define RADEON_CLAMP_T_CLAMP_BORDER                 (4  << 27)
  1763. #       define RADEON_CLAMP_T_MIRROR_CLAMP_BORDER          (5  << 27)
  1764. #       define RADEON_CLAMP_T_CLAMP_GL                     (6  << 27)
  1765. #       define RADEON_CLAMP_T_MIRROR_CLAMP_GL              (7  << 27)
  1766. #       define RADEON_CLAMP_T_MASK                         (7  << 27)
  1767. #       define RADEON_BORDER_MODE_OGL                      (0  << 31)
  1768. #       define RADEON_BORDER_MODE_D3D                      (1  << 31)
  1769. #define RADEON_PP_TXFORMAT_0                0x1c58
  1770. #define RADEON_PP_TXFORMAT_1                0x1c70
  1771. #define RADEON_PP_TXFORMAT_2                0x1c88
  1772. #       define RADEON_TXFORMAT_I8                 (0  <<  0)
  1773. #       define RADEON_TXFORMAT_AI88               (1  <<  0)
  1774. #       define RADEON_TXFORMAT_RGB332             (2  <<  0)
  1775. #       define RADEON_TXFORMAT_ARGB1555           (3  <<  0)
  1776. #       define RADEON_TXFORMAT_RGB565             (4  <<  0)
  1777. #       define RADEON_TXFORMAT_ARGB4444           (5  <<  0)
  1778. #       define RADEON_TXFORMAT_ARGB8888           (6  <<  0)
  1779. #       define RADEON_TXFORMAT_RGBA8888           (7  <<  0)
  1780. #       define RADEON_TXFORMAT_Y8                 (8  <<  0)
  1781. #       define RADEON_TXFORMAT_VYUY422            (10 <<  0)
  1782. #       define RADEON_TXFORMAT_YVYU422            (11 <<  0)
  1783. #       define RADEON_TXFORMAT_DXT1               (12 <<  0)
  1784. #       define RADEON_TXFORMAT_DXT23              (14 <<  0)
  1785. #       define RADEON_TXFORMAT_DXT45              (15 <<  0)
  1786. #       define RADEON_TXFORMAT_FORMAT_MASK        (31 <<  0)
  1787. #       define RADEON_TXFORMAT_FORMAT_SHIFT       0
  1788. #       define RADEON_TXFORMAT_APPLE_YUV_MODE     (1  <<  5)
  1789. #       define RADEON_TXFORMAT_ALPHA_IN_MAP       (1  <<  6)
  1790. #       define RADEON_TXFORMAT_NON_POWER2         (1  <<  7)
  1791. #       define RADEON_TXFORMAT_WIDTH_MASK         (15 <<  8)
  1792. #       define RADEON_TXFORMAT_WIDTH_SHIFT        8
  1793. #       define RADEON_TXFORMAT_HEIGHT_MASK        (15 << 12)
  1794. #       define RADEON_TXFORMAT_HEIGHT_SHIFT       12
  1795. #       define RADEON_TXFORMAT_F5_WIDTH_MASK      (15 << 16)
  1796. #       define RADEON_TXFORMAT_F5_WIDTH_SHIFT     16
  1797. #       define RADEON_TXFORMAT_F5_HEIGHT_MASK     (15 << 20)
  1798. #       define RADEON_TXFORMAT_F5_HEIGHT_SHIFT    20
  1799. #       define RADEON_TXFORMAT_ST_ROUTE_STQ0      (0  << 24)
  1800. #       define RADEON_TXFORMAT_ST_ROUTE_MASK      (3  << 24)
  1801. #       define RADEON_TXFORMAT_ST_ROUTE_STQ1      (1  << 24)
  1802. #       define RADEON_TXFORMAT_ST_ROUTE_STQ2      (2  << 24)
  1803. #       define RADEON_TXFORMAT_ENDIAN_NO_SWAP     (0  << 26)
  1804. #       define RADEON_TXFORMAT_ENDIAN_16BPP_SWAP  (1  << 26)
  1805. #       define RADEON_TXFORMAT_ENDIAN_32BPP_SWAP  (2  << 26)
  1806. #       define RADEON_TXFORMAT_ENDIAN_HALFDW_SWAP (3  << 26)
  1807. #       define RADEON_TXFORMAT_ALPHA_MASK_ENABLE  (1  << 28)
  1808. #       define RADEON_TXFORMAT_CHROMA_KEY_ENABLE  (1  << 29)
  1809. #       define RADEON_TXFORMAT_CUBIC_MAP_ENABLE   (1  << 30)
  1810. #       define RADEON_TXFORMAT_PERSPECTIVE_ENABLE (1  << 31)
  1811. #define RADEON_PP_CUBIC_FACES_0             0x1d24
  1812. #define RADEON_PP_CUBIC_FACES_1             0x1d28
  1813. #define RADEON_PP_CUBIC_FACES_2             0x1d2c
  1814. #       define RADEON_FACE_WIDTH_1_SHIFT          0
  1815. #       define RADEON_FACE_HEIGHT_1_SHIFT         4
  1816. #       define RADEON_FACE_WIDTH_1_MASK           (0xf << 0)
  1817. #       define RADEON_FACE_HEIGHT_1_MASK          (0xf << 4)
  1818. #       define RADEON_FACE_WIDTH_2_SHIFT          8
  1819. #       define RADEON_FACE_HEIGHT_2_SHIFT         12
  1820. #       define RADEON_FACE_WIDTH_2_MASK           (0xf << 8)
  1821. #       define RADEON_FACE_HEIGHT_2_MASK          (0xf << 12)
  1822. #       define RADEON_FACE_WIDTH_3_SHIFT          16
  1823. #       define RADEON_FACE_HEIGHT_3_SHIFT         20
  1824. #       define RADEON_FACE_WIDTH_3_MASK           (0xf << 16)
  1825. #       define RADEON_FACE_HEIGHT_3_MASK          (0xf << 20)
  1826. #       define RADEON_FACE_WIDTH_4_SHIFT          24
  1827. #       define RADEON_FACE_HEIGHT_4_SHIFT         28
  1828. #       define RADEON_FACE_WIDTH_4_MASK           (0xf << 24)
  1829. #       define RADEON_FACE_HEIGHT_4_MASK          (0xf << 28)
  1830.  
  1831. #define RADEON_PP_TXOFFSET_0                0x1c5c
  1832. #define RADEON_PP_TXOFFSET_1                0x1c74
  1833. #define RADEON_PP_TXOFFSET_2                0x1c8c
  1834. #       define RADEON_TXO_ENDIAN_NO_SWAP     (0 << 0)
  1835. #       define RADEON_TXO_ENDIAN_BYTE_SWAP   (1 << 0)
  1836. #       define RADEON_TXO_ENDIAN_WORD_SWAP   (2 << 0)
  1837. #       define RADEON_TXO_ENDIAN_HALFDW_SWAP (3 << 0)
  1838. #       define RADEON_TXO_MACRO_LINEAR       (0 << 2)
  1839. #       define RADEON_TXO_MACRO_TILE         (1 << 2)
  1840. #       define RADEON_TXO_MICRO_LINEAR       (0 << 3)
  1841. #       define RADEON_TXO_MICRO_TILE_X2      (1 << 3)
  1842. #       define RADEON_TXO_MICRO_TILE_OPT     (2 << 3)
  1843. #       define RADEON_TXO_OFFSET_MASK        0xffffffe0
  1844. #       define RADEON_TXO_OFFSET_SHIFT       5
  1845.  
  1846. #define RADEON_PP_CUBIC_OFFSET_T0_0         0x1dd0  /* bits [31:5] */
  1847. #define RADEON_PP_CUBIC_OFFSET_T0_1         0x1dd4
  1848. #define RADEON_PP_CUBIC_OFFSET_T0_2         0x1dd8
  1849. #define RADEON_PP_CUBIC_OFFSET_T0_3         0x1ddc
  1850. #define RADEON_PP_CUBIC_OFFSET_T0_4         0x1de0
  1851. #define RADEON_PP_CUBIC_OFFSET_T1_0         0x1e00
  1852. #define RADEON_PP_CUBIC_OFFSET_T1_1         0x1e04
  1853. #define RADEON_PP_CUBIC_OFFSET_T1_2         0x1e08
  1854. #define RADEON_PP_CUBIC_OFFSET_T1_3         0x1e0c
  1855. #define RADEON_PP_CUBIC_OFFSET_T1_4         0x1e10
  1856. #define RADEON_PP_CUBIC_OFFSET_T2_0         0x1e14
  1857. #define RADEON_PP_CUBIC_OFFSET_T2_1         0x1e18
  1858. #define RADEON_PP_CUBIC_OFFSET_T2_2         0x1e1c
  1859. #define RADEON_PP_CUBIC_OFFSET_T2_3         0x1e20
  1860. #define RADEON_PP_CUBIC_OFFSET_T2_4         0x1e24
  1861.  
  1862. #define RADEON_PP_TEX_SIZE_0                0x1d04  /* NPOT */
  1863. #define RADEON_PP_TEX_SIZE_1                0x1d0c
  1864. #define RADEON_PP_TEX_SIZE_2                0x1d14
  1865. #       define RADEON_TEX_USIZE_MASK        (0x7ff << 0)
  1866. #       define RADEON_TEX_USIZE_SHIFT       0
  1867. #       define RADEON_TEX_VSIZE_MASK        (0x7ff << 16)
  1868. #       define RADEON_TEX_VSIZE_SHIFT       16
  1869. #       define RADEON_SIGNED_RGB_MASK       (1 << 30)
  1870. #       define RADEON_SIGNED_RGB_SHIFT      30
  1871. #       define RADEON_SIGNED_ALPHA_MASK     (1 << 31)
  1872. #       define RADEON_SIGNED_ALPHA_SHIFT    31
  1873. #define RADEON_PP_TEX_PITCH_0               0x1d08  /* NPOT */
  1874. #define RADEON_PP_TEX_PITCH_1               0x1d10  /* NPOT */
  1875. #define RADEON_PP_TEX_PITCH_2               0x1d18  /* NPOT */
  1876. /* note: bits 13-5: 32 byte aligned stride of texture map */
  1877.  
  1878. #define RADEON_PP_TXCBLEND_0                0x1c60
  1879. #define RADEON_PP_TXCBLEND_1                0x1c78
  1880. #define RADEON_PP_TXCBLEND_2                0x1c90
  1881. #       define RADEON_COLOR_ARG_A_SHIFT          0
  1882. #       define RADEON_COLOR_ARG_A_MASK           (0x1f << 0)
  1883. #       define RADEON_COLOR_ARG_A_ZERO           (0    << 0)
  1884. #       define RADEON_COLOR_ARG_A_CURRENT_COLOR  (2    << 0)
  1885. #       define RADEON_COLOR_ARG_A_CURRENT_ALPHA  (3    << 0)
  1886. #       define RADEON_COLOR_ARG_A_DIFFUSE_COLOR  (4    << 0)
  1887. #       define RADEON_COLOR_ARG_A_DIFFUSE_ALPHA  (5    << 0)
  1888. #       define RADEON_COLOR_ARG_A_SPECULAR_COLOR (6    << 0)
  1889. #       define RADEON_COLOR_ARG_A_SPECULAR_ALPHA (7    << 0)
  1890. #       define RADEON_COLOR_ARG_A_TFACTOR_COLOR  (8    << 0)
  1891. #       define RADEON_COLOR_ARG_A_TFACTOR_ALPHA  (9    << 0)
  1892. #       define RADEON_COLOR_ARG_A_T0_COLOR       (10   << 0)
  1893. #       define RADEON_COLOR_ARG_A_T0_ALPHA       (11   << 0)
  1894. #       define RADEON_COLOR_ARG_A_T1_COLOR       (12   << 0)
  1895. #       define RADEON_COLOR_ARG_A_T1_ALPHA       (13   << 0)
  1896. #       define RADEON_COLOR_ARG_A_T2_COLOR       (14   << 0)
  1897. #       define RADEON_COLOR_ARG_A_T2_ALPHA       (15   << 0)
  1898. #       define RADEON_COLOR_ARG_A_T3_COLOR       (16   << 0)
  1899. #       define RADEON_COLOR_ARG_A_T3_ALPHA       (17   << 0)
  1900. #       define RADEON_COLOR_ARG_B_SHIFT          5
  1901. #       define RADEON_COLOR_ARG_B_MASK           (0x1f << 5)
  1902. #       define RADEON_COLOR_ARG_B_ZERO           (0    << 5)
  1903. #       define RADEON_COLOR_ARG_B_CURRENT_COLOR  (2    << 5)
  1904. #       define RADEON_COLOR_ARG_B_CURRENT_ALPHA  (3    << 5)
  1905. #       define RADEON_COLOR_ARG_B_DIFFUSE_COLOR  (4    << 5)
  1906. #       define RADEON_COLOR_ARG_B_DIFFUSE_ALPHA  (5    << 5)
  1907. #       define RADEON_COLOR_ARG_B_SPECULAR_COLOR (6    << 5)
  1908. #       define RADEON_COLOR_ARG_B_SPECULAR_ALPHA (7    << 5)
  1909. #       define RADEON_COLOR_ARG_B_TFACTOR_COLOR  (8    << 5)
  1910. #       define RADEON_COLOR_ARG_B_TFACTOR_ALPHA  (9    << 5)
  1911. #       define RADEON_COLOR_ARG_B_T0_COLOR       (10   << 5)
  1912. #       define RADEON_COLOR_ARG_B_T0_ALPHA       (11   << 5)
  1913. #       define RADEON_COLOR_ARG_B_T1_COLOR       (12   << 5)
  1914. #       define RADEON_COLOR_ARG_B_T1_ALPHA       (13   << 5)
  1915. #       define RADEON_COLOR_ARG_B_T2_COLOR       (14   << 5)
  1916. #       define RADEON_COLOR_ARG_B_T2_ALPHA       (15   << 5)
  1917. #       define RADEON_COLOR_ARG_B_T3_COLOR       (16   << 5)
  1918. #       define RADEON_COLOR_ARG_B_T3_ALPHA       (17   << 5)
  1919. #       define RADEON_COLOR_ARG_C_SHIFT          10
  1920. #       define RADEON_COLOR_ARG_C_MASK           (0x1f << 10)
  1921. #       define RADEON_COLOR_ARG_C_ZERO           (0    << 10)
  1922. #       define RADEON_COLOR_ARG_C_CURRENT_COLOR  (2    << 10)
  1923. #       define RADEON_COLOR_ARG_C_CURRENT_ALPHA  (3    << 10)
  1924. #       define RADEON_COLOR_ARG_C_DIFFUSE_COLOR  (4    << 10)
  1925. #       define RADEON_COLOR_ARG_C_DIFFUSE_ALPHA  (5    << 10)
  1926. #       define RADEON_COLOR_ARG_C_SPECULAR_COLOR (6    << 10)
  1927. #       define RADEON_COLOR_ARG_C_SPECULAR_ALPHA (7    << 10)
  1928. #       define RADEON_COLOR_ARG_C_TFACTOR_COLOR  (8    << 10)
  1929. #       define RADEON_COLOR_ARG_C_TFACTOR_ALPHA  (9    << 10)
  1930. #       define RADEON_COLOR_ARG_C_T0_COLOR       (10   << 10)
  1931. #       define RADEON_COLOR_ARG_C_T0_ALPHA       (11   << 10)
  1932. #       define RADEON_COLOR_ARG_C_T1_COLOR       (12   << 10)
  1933. #       define RADEON_COLOR_ARG_C_T1_ALPHA       (13   << 10)
  1934. #       define RADEON_COLOR_ARG_C_T2_COLOR       (14   << 10)
  1935. #       define RADEON_COLOR_ARG_C_T2_ALPHA       (15   << 10)
  1936. #       define RADEON_COLOR_ARG_C_T3_COLOR       (16   << 10)
  1937. #       define RADEON_COLOR_ARG_C_T3_ALPHA       (17   << 10)
  1938. #       define RADEON_COMP_ARG_A                 (1 << 15)
  1939. #       define RADEON_COMP_ARG_A_SHIFT           15
  1940. #       define RADEON_COMP_ARG_B                 (1 << 16)
  1941. #       define RADEON_COMP_ARG_B_SHIFT           16
  1942. #       define RADEON_COMP_ARG_C                 (1 << 17)
  1943. #       define RADEON_COMP_ARG_C_SHIFT           17
  1944. #       define RADEON_BLEND_CTL_MASK             (7 << 18)
  1945. #       define RADEON_BLEND_CTL_ADD              (0 << 18)
  1946. #       define RADEON_BLEND_CTL_SUBTRACT         (1 << 18)
  1947. #       define RADEON_BLEND_CTL_ADDSIGNED        (2 << 18)
  1948. #       define RADEON_BLEND_CTL_BLEND            (3 << 18)
  1949. #       define RADEON_BLEND_CTL_DOT3             (4 << 18)
  1950. #       define RADEON_SCALE_SHIFT                21
  1951. #       define RADEON_SCALE_MASK                 (3 << 21)
  1952. #       define RADEON_SCALE_1X                   (0 << 21)
  1953. #       define RADEON_SCALE_2X                   (1 << 21)
  1954. #       define RADEON_SCALE_4X                   (2 << 21)
  1955. #       define RADEON_CLAMP_TX                   (1 << 23)
  1956. #       define RADEON_T0_EQ_TCUR                 (1 << 24)
  1957. #       define RADEON_T1_EQ_TCUR                 (1 << 25)
  1958. #       define RADEON_T2_EQ_TCUR                 (1 << 26)
  1959. #       define RADEON_T3_EQ_TCUR                 (1 << 27)
  1960. #       define RADEON_COLOR_ARG_MASK             0x1f
  1961. #       define RADEON_COMP_ARG_SHIFT             15
  1962. #define RADEON_PP_TXABLEND_0                0x1c64
  1963. #define RADEON_PP_TXABLEND_1                0x1c7c
  1964. #define RADEON_PP_TXABLEND_2                0x1c94
  1965. #       define RADEON_ALPHA_ARG_A_SHIFT          0
  1966. #       define RADEON_ALPHA_ARG_A_MASK           (0xf << 0)
  1967. #       define RADEON_ALPHA_ARG_A_ZERO           (0   << 0)
  1968. #       define RADEON_ALPHA_ARG_A_CURRENT_ALPHA  (1   << 0)
  1969. #       define RADEON_ALPHA_ARG_A_DIFFUSE_ALPHA  (2   << 0)
  1970. #       define RADEON_ALPHA_ARG_A_SPECULAR_ALPHA (3   << 0)
  1971. #       define RADEON_ALPHA_ARG_A_TFACTOR_ALPHA  (4   << 0)
  1972. #       define RADEON_ALPHA_ARG_A_T0_ALPHA       (5   << 0)
  1973. #       define RADEON_ALPHA_ARG_A_T1_ALPHA       (6   << 0)
  1974. #       define RADEON_ALPHA_ARG_A_T2_ALPHA       (7   << 0)
  1975. #       define RADEON_ALPHA_ARG_A_T3_ALPHA       (8   << 0)
  1976. #       define RADEON_ALPHA_ARG_B_SHIFT          4
  1977. #       define RADEON_ALPHA_ARG_B_MASK           (0xf << 4)
  1978. #       define RADEON_ALPHA_ARG_B_ZERO           (0   << 4)
  1979. #       define RADEON_ALPHA_ARG_B_CURRENT_ALPHA  (1   << 4)
  1980. #       define RADEON_ALPHA_ARG_B_DIFFUSE_ALPHA  (2   << 4)
  1981. #       define RADEON_ALPHA_ARG_B_SPECULAR_ALPHA (3   << 4)
  1982. #       define RADEON_ALPHA_ARG_B_TFACTOR_ALPHA  (4   << 4)
  1983. #       define RADEON_ALPHA_ARG_B_T0_ALPHA       (5   << 4)
  1984. #       define RADEON_ALPHA_ARG_B_T1_ALPHA       (6   << 4)
  1985. #       define RADEON_ALPHA_ARG_B_T2_ALPHA       (7   << 4)
  1986. #       define RADEON_ALPHA_ARG_B_T3_ALPHA       (8   << 4)
  1987. #       define RADEON_ALPHA_ARG_C_SHIFT          8
  1988. #       define RADEON_ALPHA_ARG_C_MASK           (0xf << 8)
  1989. #       define RADEON_ALPHA_ARG_C_ZERO           (0   << 8)
  1990. #       define RADEON_ALPHA_ARG_C_CURRENT_ALPHA  (1   << 8)
  1991. #       define RADEON_ALPHA_ARG_C_DIFFUSE_ALPHA  (2   << 8)
  1992. #       define RADEON_ALPHA_ARG_C_SPECULAR_ALPHA (3   << 8)
  1993. #       define RADEON_ALPHA_ARG_C_TFACTOR_ALPHA  (4   << 8)
  1994. #       define RADEON_ALPHA_ARG_C_T0_ALPHA       (5   << 8)
  1995. #       define RADEON_ALPHA_ARG_C_T1_ALPHA       (6   << 8)
  1996. #       define RADEON_ALPHA_ARG_C_T2_ALPHA       (7   << 8)
  1997. #       define RADEON_ALPHA_ARG_C_T3_ALPHA       (8   << 8)
  1998. #       define RADEON_DOT_ALPHA_DONT_REPLICATE   (1   << 9)
  1999. #       define RADEON_ALPHA_ARG_MASK             0xf
  2000.  
  2001. #define RADEON_PP_TFACTOR_0                 0x1c68
  2002. #define RADEON_PP_TFACTOR_1                 0x1c80
  2003. #define RADEON_PP_TFACTOR_2                 0x1c98
  2004.  
  2005. #define RADEON_RB3D_BLENDCNTL               0x1c20
  2006. #       define RADEON_COMB_FCN_MASK                    (3  << 12)
  2007. #       define RADEON_COMB_FCN_ADD_CLAMP               (0  << 12)
  2008. #       define RADEON_COMB_FCN_ADD_NOCLAMP             (1  << 12)
  2009. #       define RADEON_COMB_FCN_SUB_CLAMP               (2  << 12)
  2010. #       define RADEON_COMB_FCN_SUB_NOCLAMP             (3  << 12)
  2011. #       define RADEON_SRC_BLEND_GL_ZERO                (32 << 16)
  2012. #       define RADEON_SRC_BLEND_GL_ONE                 (33 << 16)
  2013. #       define RADEON_SRC_BLEND_GL_SRC_COLOR           (34 << 16)
  2014. #       define RADEON_SRC_BLEND_GL_ONE_MINUS_SRC_COLOR (35 << 16)
  2015. #       define RADEON_SRC_BLEND_GL_DST_COLOR           (36 << 16)
  2016. #       define RADEON_SRC_BLEND_GL_ONE_MINUS_DST_COLOR (37 << 16)
  2017. #       define RADEON_SRC_BLEND_GL_SRC_ALPHA           (38 << 16)
  2018. #       define RADEON_SRC_BLEND_GL_ONE_MINUS_SRC_ALPHA (39 << 16)
  2019. #       define RADEON_SRC_BLEND_GL_DST_ALPHA           (40 << 16)
  2020. #       define RADEON_SRC_BLEND_GL_ONE_MINUS_DST_ALPHA (41 << 16)
  2021. #       define RADEON_SRC_BLEND_GL_SRC_ALPHA_SATURATE  (42 << 16)
  2022. #       define RADEON_SRC_BLEND_MASK                   (63 << 16)
  2023. #       define RADEON_DST_BLEND_GL_ZERO                (32 << 24)
  2024. #       define RADEON_DST_BLEND_GL_ONE                 (33 << 24)
  2025. #       define RADEON_DST_BLEND_GL_SRC_COLOR           (34 << 24)
  2026. #       define RADEON_DST_BLEND_GL_ONE_MINUS_SRC_COLOR (35 << 24)
  2027. #       define RADEON_DST_BLEND_GL_DST_COLOR           (36 << 24)
  2028. #       define RADEON_DST_BLEND_GL_ONE_MINUS_DST_COLOR (37 << 24)
  2029. #       define RADEON_DST_BLEND_GL_SRC_ALPHA           (38 << 24)
  2030. #       define RADEON_DST_BLEND_GL_ONE_MINUS_SRC_ALPHA (39 << 24)
  2031. #       define RADEON_DST_BLEND_GL_DST_ALPHA           (40 << 24)
  2032. #       define RADEON_DST_BLEND_GL_ONE_MINUS_DST_ALPHA (41 << 24)
  2033. #       define RADEON_DST_BLEND_MASK                   (63 << 24)
  2034. #define RADEON_RB3D_CNTL                    0x1c3c
  2035. #       define RADEON_ALPHA_BLEND_ENABLE       (1  <<  0)
  2036. #       define RADEON_PLANE_MASK_ENABLE        (1  <<  1)
  2037. #       define RADEON_DITHER_ENABLE            (1  <<  2)
  2038. #       define RADEON_ROUND_ENABLE             (1  <<  3)
  2039. #       define RADEON_SCALE_DITHER_ENABLE      (1  <<  4)
  2040. #       define RADEON_DITHER_INIT              (1  <<  5)
  2041. #       define RADEON_ROP_ENABLE               (1  <<  6)
  2042. #       define RADEON_STENCIL_ENABLE           (1  <<  7)
  2043. #       define RADEON_Z_ENABLE                 (1  <<  8)
  2044. #       define RADEON_DEPTH_XZ_OFFEST_ENABLE   (1  <<  9)
  2045. #       define RADEON_COLOR_FORMAT_ARGB1555    (3  << 10)
  2046. #       define RADEON_COLOR_FORMAT_RGB565      (4  << 10)
  2047. #       define RADEON_COLOR_FORMAT_ARGB8888    (6  << 10)
  2048. #       define RADEON_COLOR_FORMAT_RGB332      (7  << 10)
  2049. #       define RADEON_COLOR_FORMAT_Y8          (8  << 10)
  2050. #       define RADEON_COLOR_FORMAT_RGB8        (9  << 10)
  2051. #       define RADEON_COLOR_FORMAT_YUV422_VYUY (11 << 10)
  2052. #       define RADEON_COLOR_FORMAT_YUV422_YVYU (12 << 10)
  2053. #       define RADEON_COLOR_FORMAT_aYUV444     (14 << 10)
  2054. #       define RADEON_COLOR_FORMAT_ARGB4444    (15 << 10)
  2055. #       define RADEON_CLRCMP_FLIP_ENABLE       (1  << 14)
  2056. #define RADEON_RB3D_COLOROFFSET             0x1c40
  2057. #       define RADEON_COLOROFFSET_MASK      0xfffffff0
  2058. #define RADEON_RB3D_COLORPITCH              0x1c48
  2059. #       define RADEON_COLORPITCH_MASK         0x000001ff8
  2060. #       define RADEON_COLOR_TILE_ENABLE       (1 << 16)
  2061. #       define RADEON_COLOR_MICROTILE_ENABLE  (1 << 17)
  2062. #       define RADEON_COLOR_ENDIAN_NO_SWAP    (0 << 18)
  2063. #       define RADEON_COLOR_ENDIAN_WORD_SWAP  (1 << 18)
  2064. #       define RADEON_COLOR_ENDIAN_DWORD_SWAP (2 << 18)
  2065. #define RADEON_RB3D_DEPTHOFFSET             0x1c24
  2066. #define RADEON_RB3D_DEPTHPITCH              0x1c28
  2067. #       define RADEON_DEPTHPITCH_MASK         0x00001ff8
  2068. #       define RADEON_DEPTH_ENDIAN_NO_SWAP    (0 << 18)
  2069. #       define RADEON_DEPTH_ENDIAN_WORD_SWAP  (1 << 18)
  2070. #       define RADEON_DEPTH_ENDIAN_DWORD_SWAP (2 << 18)
  2071. #define RADEON_RB3D_PLANEMASK               0x1d84
  2072. #define RADEON_RB3D_ROPCNTL                 0x1d80
  2073. #       define RADEON_ROP_MASK              (15 << 8)
  2074. #       define RADEON_ROP_CLEAR             (0  << 8)
  2075. #       define RADEON_ROP_NOR               (1  << 8)
  2076. #       define RADEON_ROP_AND_INVERTED      (2  << 8)
  2077. #       define RADEON_ROP_COPY_INVERTED     (3  << 8)
  2078. #       define RADEON_ROP_AND_REVERSE       (4  << 8)
  2079. #       define RADEON_ROP_INVERT            (5  << 8)
  2080. #       define RADEON_ROP_XOR               (6  << 8)
  2081. #       define RADEON_ROP_NAND              (7  << 8)
  2082. #       define RADEON_ROP_AND               (8  << 8)
  2083. #       define RADEON_ROP_EQUIV             (9  << 8)
  2084. #       define RADEON_ROP_NOOP              (10 << 8)
  2085. #       define RADEON_ROP_OR_INVERTED       (11 << 8)
  2086. #       define RADEON_ROP_COPY              (12 << 8)
  2087. #       define RADEON_ROP_OR_REVERSE        (13 << 8)
  2088. #       define RADEON_ROP_OR                (14 << 8)
  2089. #       define RADEON_ROP_SET               (15 << 8)
  2090. #define RADEON_RB3D_STENCILREFMASK          0x1d7c
  2091. #       define RADEON_STENCIL_REF_SHIFT       0
  2092. #       define RADEON_STENCIL_REF_MASK        (0xff << 0)
  2093. #       define RADEON_STENCIL_MASK_SHIFT      16
  2094. #       define RADEON_STENCIL_VALUE_MASK      (0xff << 16)
  2095. #       define RADEON_STENCIL_WRITEMASK_SHIFT 24
  2096. #       define RADEON_STENCIL_WRITE_MASK      (0xff << 24)
  2097. #define RADEON_RB3D_ZSTENCILCNTL            0x1c2c
  2098. #       define RADEON_DEPTH_FORMAT_MASK          (0xf << 0)
  2099. #       define RADEON_DEPTH_FORMAT_16BIT_INT_Z   (0  <<  0)
  2100. #       define RADEON_DEPTH_FORMAT_24BIT_INT_Z   (2  <<  0)
  2101. #       define RADEON_DEPTH_FORMAT_24BIT_FLOAT_Z (3  <<  0)
  2102. #       define RADEON_DEPTH_FORMAT_32BIT_INT_Z   (4  <<  0)
  2103. #       define RADEON_DEPTH_FORMAT_32BIT_FLOAT_Z (5  <<  0)
  2104. #       define RADEON_DEPTH_FORMAT_16BIT_FLOAT_W (7  <<  0)
  2105. #       define RADEON_DEPTH_FORMAT_24BIT_FLOAT_W (9  <<  0)
  2106. #       define RADEON_DEPTH_FORMAT_32BIT_FLOAT_W (11 <<  0)
  2107. #       define RADEON_Z_TEST_NEVER               (0  <<  4)
  2108. #       define RADEON_Z_TEST_LESS                (1  <<  4)
  2109. #       define RADEON_Z_TEST_LEQUAL              (2  <<  4)
  2110. #       define RADEON_Z_TEST_EQUAL               (3  <<  4)
  2111. #       define RADEON_Z_TEST_GEQUAL              (4  <<  4)
  2112. #       define RADEON_Z_TEST_GREATER             (5  <<  4)
  2113. #       define RADEON_Z_TEST_NEQUAL              (6  <<  4)
  2114. #       define RADEON_Z_TEST_ALWAYS              (7  <<  4)
  2115. #       define RADEON_Z_TEST_MASK                (7  <<  4)
  2116. #       define RADEON_STENCIL_TEST_NEVER         (0  << 12)
  2117. #       define RADEON_STENCIL_TEST_LESS          (1  << 12)
  2118. #       define RADEON_STENCIL_TEST_LEQUAL        (2  << 12)
  2119. #       define RADEON_STENCIL_TEST_EQUAL         (3  << 12)
  2120. #       define RADEON_STENCIL_TEST_GEQUAL        (4  << 12)
  2121. #       define RADEON_STENCIL_TEST_GREATER       (5  << 12)
  2122. #       define RADEON_STENCIL_TEST_NEQUAL        (6  << 12)
  2123. #       define RADEON_STENCIL_TEST_ALWAYS        (7  << 12)
  2124. #       define RADEON_STENCIL_TEST_MASK          (0x7 << 12)
  2125. #       define RADEON_STENCIL_FAIL_KEEP          (0  << 16)
  2126. #       define RADEON_STENCIL_FAIL_ZERO          (1  << 16)
  2127. #       define RADEON_STENCIL_FAIL_REPLACE       (2  << 16)
  2128. #       define RADEON_STENCIL_FAIL_INC           (3  << 16)
  2129. #       define RADEON_STENCIL_FAIL_DEC           (4  << 16)
  2130. #       define RADEON_STENCIL_FAIL_INVERT        (5  << 16)
  2131. #       define RADEON_STENCIL_FAIL_MASK          (0x7 << 16)
  2132. #       define RADEON_STENCIL_ZPASS_KEEP         (0  << 20)
  2133. #       define RADEON_STENCIL_ZPASS_ZERO         (1  << 20)
  2134. #       define RADEON_STENCIL_ZPASS_REPLACE      (2  << 20)
  2135. #       define RADEON_STENCIL_ZPASS_INC          (3  << 20)
  2136. #       define RADEON_STENCIL_ZPASS_DEC          (4  << 20)
  2137. #       define RADEON_STENCIL_ZPASS_INVERT       (5  << 20)
  2138. #       define RADEON_STENCIL_ZPASS_MASK         (0x7 << 20)
  2139. #       define RADEON_STENCIL_ZFAIL_KEEP         (0  << 24)
  2140. #       define RADEON_STENCIL_ZFAIL_ZERO         (1  << 24)
  2141. #       define RADEON_STENCIL_ZFAIL_REPLACE      (2  << 24)
  2142. #       define RADEON_STENCIL_ZFAIL_INC          (3  << 24)
  2143. #       define RADEON_STENCIL_ZFAIL_DEC          (4  << 24)
  2144. #       define RADEON_STENCIL_ZFAIL_INVERT       (5  << 24)
  2145. #       define RADEON_STENCIL_ZFAIL_MASK         (0x7 << 24)
  2146. #       define RADEON_Z_COMPRESSION_ENABLE       (1  << 28)
  2147. #       define RADEON_FORCE_Z_DIRTY              (1  << 29)
  2148. #       define RADEON_Z_WRITE_ENABLE             (1  << 30)
  2149. #define RADEON_RE_LINE_PATTERN              0x1cd0
  2150. #       define RADEON_LINE_PATTERN_MASK             0x0000ffff
  2151. #       define RADEON_LINE_REPEAT_COUNT_SHIFT       16
  2152. #       define RADEON_LINE_PATTERN_START_SHIFT      24
  2153. #       define RADEON_LINE_PATTERN_LITTLE_BIT_ORDER (0 << 28)
  2154. #       define RADEON_LINE_PATTERN_BIG_BIT_ORDER    (1 << 28)
  2155. #       define RADEON_LINE_PATTERN_AUTO_RESET       (1 << 29)
  2156. #define RADEON_RE_LINE_STATE                0x1cd4
  2157. #       define RADEON_LINE_CURRENT_PTR_SHIFT   0
  2158. #       define RADEON_LINE_CURRENT_COUNT_SHIFT 8
  2159. #define RADEON_RE_MISC                      0x26c4
  2160. #       define RADEON_STIPPLE_COORD_MASK       0x1f
  2161. #       define RADEON_STIPPLE_X_OFFSET_SHIFT   0
  2162. #       define RADEON_STIPPLE_X_OFFSET_MASK    (0x1f << 0)
  2163. #       define RADEON_STIPPLE_Y_OFFSET_SHIFT   8
  2164. #       define RADEON_STIPPLE_Y_OFFSET_MASK    (0x1f << 8)
  2165. #       define RADEON_STIPPLE_LITTLE_BIT_ORDER (0 << 16)
  2166. #       define RADEON_STIPPLE_BIG_BIT_ORDER    (1 << 16)
  2167. #define RADEON_RE_SOLID_COLOR               0x1c1c
  2168. #define RADEON_RE_TOP_LEFT                  0x26c0
  2169. #       define RADEON_RE_LEFT_SHIFT         0
  2170. #       define RADEON_RE_TOP_SHIFT          16
  2171. #define RADEON_RE_WIDTH_HEIGHT              0x1c44
  2172. #       define RADEON_RE_WIDTH_SHIFT        0
  2173. #       define RADEON_RE_HEIGHT_SHIFT       16
  2174.  
  2175. #define RADEON_SE_CNTL                      0x1c4c
  2176. #       define RADEON_FFACE_CULL_CW          (0 <<  0)
  2177. #       define RADEON_FFACE_CULL_CCW         (1 <<  0)
  2178. #       define RADEON_FFACE_CULL_DIR_MASK    (1 <<  0)
  2179. #       define RADEON_BFACE_CULL             (0 <<  1)
  2180. #       define RADEON_BFACE_SOLID            (3 <<  1)
  2181. #       define RADEON_FFACE_CULL             (0 <<  3)
  2182. #       define RADEON_FFACE_SOLID            (3 <<  3)
  2183. #       define RADEON_FFACE_CULL_MASK        (3 <<  3)
  2184. #       define RADEON_BADVTX_CULL_DISABLE    (1 <<  5)
  2185. #       define RADEON_FLAT_SHADE_VTX_0       (0 <<  6)
  2186. #       define RADEON_FLAT_SHADE_VTX_1       (1 <<  6)
  2187. #       define RADEON_FLAT_SHADE_VTX_2       (2 <<  6)
  2188. #       define RADEON_FLAT_SHADE_VTX_LAST    (3 <<  6)
  2189. #       define RADEON_DIFFUSE_SHADE_SOLID    (0 <<  8)
  2190. #       define RADEON_DIFFUSE_SHADE_FLAT     (1 <<  8)
  2191. #       define RADEON_DIFFUSE_SHADE_GOURAUD  (2 <<  8)
  2192. #       define RADEON_DIFFUSE_SHADE_MASK     (3 <<  8)
  2193. #       define RADEON_ALPHA_SHADE_SOLID      (0 << 10)
  2194. #       define RADEON_ALPHA_SHADE_FLAT       (1 << 10)
  2195. #       define RADEON_ALPHA_SHADE_GOURAUD    (2 << 10)
  2196. #       define RADEON_ALPHA_SHADE_MASK       (3 << 10)
  2197. #       define RADEON_SPECULAR_SHADE_SOLID   (0 << 12)
  2198. #       define RADEON_SPECULAR_SHADE_FLAT    (1 << 12)
  2199. #       define RADEON_SPECULAR_SHADE_GOURAUD (2 << 12)
  2200. #       define RADEON_SPECULAR_SHADE_MASK    (3 << 12)
  2201. #       define RADEON_FOG_SHADE_SOLID        (0 << 14)
  2202. #       define RADEON_FOG_SHADE_FLAT         (1 << 14)
  2203. #       define RADEON_FOG_SHADE_GOURAUD      (2 << 14)
  2204. #       define RADEON_FOG_SHADE_MASK         (3 << 14)
  2205. #       define RADEON_ZBIAS_ENABLE_POINT     (1 << 16)
  2206. #       define RADEON_ZBIAS_ENABLE_LINE      (1 << 17)
  2207. #       define RADEON_ZBIAS_ENABLE_TRI       (1 << 18)
  2208. #       define RADEON_WIDELINE_ENABLE        (1 << 20)
  2209. #       define RADEON_VPORT_XY_XFORM_ENABLE  (1 << 24)
  2210. #       define RADEON_VPORT_Z_XFORM_ENABLE   (1 << 25)
  2211. #       define RADEON_VTX_PIX_CENTER_D3D     (0 << 27)
  2212. #       define RADEON_VTX_PIX_CENTER_OGL     (1 << 27)
  2213. #       define RADEON_ROUND_MODE_TRUNC       (0 << 28)
  2214. #       define RADEON_ROUND_MODE_ROUND       (1 << 28)
  2215. #       define RADEON_ROUND_MODE_ROUND_EVEN  (2 << 28)
  2216. #       define RADEON_ROUND_MODE_ROUND_ODD   (3 << 28)
  2217. #       define RADEON_ROUND_PREC_16TH_PIX    (0 << 30)
  2218. #       define RADEON_ROUND_PREC_8TH_PIX     (1 << 30)
  2219. #       define RADEON_ROUND_PREC_4TH_PIX     (2 << 30)
  2220. #       define RADEON_ROUND_PREC_HALF_PIX    (3 << 30)
  2221. #define R200_RE_CNTL                            0x1c50
  2222. #       define R200_STIPPLE_ENABLE              0x1
  2223. #       define R200_SCISSOR_ENABLE              0x2
  2224. #       define R200_PATTERN_ENABLE              0x4
  2225. #       define R200_PERSPECTIVE_ENABLE          0x8
  2226. #       define R200_POINT_SMOOTH                0x20
  2227. #       define R200_VTX_STQ0_D3D                0x00010000
  2228. #       define R200_VTX_STQ1_D3D                0x00040000
  2229. #       define R200_VTX_STQ2_D3D                0x00100000
  2230. #       define R200_VTX_STQ3_D3D                0x00400000
  2231. #       define R200_VTX_STQ4_D3D                0x01000000
  2232. #       define R200_VTX_STQ5_D3D                0x04000000
  2233. #define RADEON_SE_CNTL_STATUS               0x2140
  2234. #       define RADEON_VC_NO_SWAP            (0 << 0)
  2235. #       define RADEON_VC_16BIT_SWAP         (1 << 0)
  2236. #       define RADEON_VC_32BIT_SWAP         (2 << 0)
  2237. #       define RADEON_VC_HALF_DWORD_SWAP    (3 << 0)
  2238. #       define RADEON_TCL_BYPASS            (1 << 8)
  2239. #define RADEON_SE_COORD_FMT                 0x1c50
  2240. #       define RADEON_VTX_XY_PRE_MULT_1_OVER_W0  (1 <<  0)
  2241. #       define RADEON_VTX_Z_PRE_MULT_1_OVER_W0   (1 <<  1)
  2242. #       define RADEON_VTX_ST0_NONPARAMETRIC      (1 <<  8)
  2243. #       define RADEON_VTX_ST1_NONPARAMETRIC      (1 <<  9)
  2244. #       define RADEON_VTX_ST2_NONPARAMETRIC      (1 << 10)
  2245. #       define RADEON_VTX_ST3_NONPARAMETRIC      (1 << 11)
  2246. #       define RADEON_VTX_W0_NORMALIZE           (1 << 12)
  2247. #       define RADEON_VTX_W0_IS_NOT_1_OVER_W0    (1 << 16)
  2248. #       define RADEON_VTX_ST0_PRE_MULT_1_OVER_W0 (1 << 17)
  2249. #       define RADEON_VTX_ST1_PRE_MULT_1_OVER_W0 (1 << 19)
  2250. #       define RADEON_VTX_ST2_PRE_MULT_1_OVER_W0 (1 << 21)
  2251. #       define RADEON_VTX_ST3_PRE_MULT_1_OVER_W0 (1 << 23)
  2252. #       define RADEON_TEX1_W_ROUTING_USE_W0      (0 << 26)
  2253. #       define RADEON_TEX1_W_ROUTING_USE_Q1      (1 << 26)
  2254. #define RADEON_SE_LINE_WIDTH                0x1db8
  2255. #define RADEON_SE_TCL_LIGHT_MODEL_CTL       0x226c
  2256. #       define RADEON_LIGHTING_ENABLE              (1 << 0)
  2257. #       define RADEON_LIGHT_IN_MODELSPACE          (1 << 1)
  2258. #       define RADEON_LOCAL_VIEWER                 (1 << 2)
  2259. #       define RADEON_NORMALIZE_NORMALS            (1 << 3)
  2260. #       define RADEON_RESCALE_NORMALS              (1 << 4)
  2261. #       define RADEON_SPECULAR_LIGHTS              (1 << 5)
  2262. #       define RADEON_DIFFUSE_SPECULAR_COMBINE     (1 << 6)
  2263. #       define RADEON_LIGHT_ALPHA                  (1 << 7)
  2264. #       define RADEON_LOCAL_LIGHT_VEC_GL           (1 << 8)
  2265. #       define RADEON_LIGHT_NO_NORMAL_AMBIENT_ONLY (1 << 9)
  2266. #       define RADEON_LM_SOURCE_STATE_PREMULT      0
  2267. #       define RADEON_LM_SOURCE_STATE_MULT         1
  2268. #       define RADEON_LM_SOURCE_VERTEX_DIFFUSE     2
  2269. #       define RADEON_LM_SOURCE_VERTEX_SPECULAR    3
  2270. #       define RADEON_EMISSIVE_SOURCE_SHIFT        16
  2271. #       define RADEON_AMBIENT_SOURCE_SHIFT         18
  2272. #       define RADEON_DIFFUSE_SOURCE_SHIFT         20
  2273. #       define RADEON_SPECULAR_SOURCE_SHIFT        22
  2274. #define RADEON_SE_TCL_MATERIAL_AMBIENT_RED     0x2220
  2275. #define RADEON_SE_TCL_MATERIAL_AMBIENT_GREEN   0x2224
  2276. #define RADEON_SE_TCL_MATERIAL_AMBIENT_BLUE    0x2228
  2277. #define RADEON_SE_TCL_MATERIAL_AMBIENT_ALPHA   0x222c
  2278. #define RADEON_SE_TCL_MATERIAL_DIFFUSE_RED     0x2230
  2279. #define RADEON_SE_TCL_MATERIAL_DIFFUSE_GREEN   0x2234
  2280. #define RADEON_SE_TCL_MATERIAL_DIFFUSE_BLUE    0x2238
  2281. #define RADEON_SE_TCL_MATERIAL_DIFFUSE_ALPHA   0x223c
  2282. #define RADEON_SE_TCL_MATERIAL_EMMISSIVE_RED   0x2210
  2283. #define RADEON_SE_TCL_MATERIAL_EMMISSIVE_GREEN 0x2214
  2284. #define RADEON_SE_TCL_MATERIAL_EMMISSIVE_BLUE  0x2218
  2285. #define RADEON_SE_TCL_MATERIAL_EMMISSIVE_ALPHA 0x221c
  2286. #define RADEON_SE_TCL_MATERIAL_SPECULAR_RED    0x2240
  2287. #define RADEON_SE_TCL_MATERIAL_SPECULAR_GREEN  0x2244
  2288. #define RADEON_SE_TCL_MATERIAL_SPECULAR_BLUE   0x2248
  2289. #define RADEON_SE_TCL_MATERIAL_SPECULAR_ALPHA  0x224c
  2290. #define RADEON_SE_TCL_MATRIX_SELECT_0       0x225c
  2291. #       define RADEON_MODELVIEW_0_SHIFT        0
  2292. #       define RADEON_MODELVIEW_1_SHIFT        4
  2293. #       define RADEON_MODELVIEW_2_SHIFT        8
  2294. #       define RADEON_MODELVIEW_3_SHIFT        12
  2295. #       define RADEON_IT_MODELVIEW_0_SHIFT     16
  2296. #       define RADEON_IT_MODELVIEW_1_SHIFT     20
  2297. #       define RADEON_IT_MODELVIEW_2_SHIFT     24
  2298. #       define RADEON_IT_MODELVIEW_3_SHIFT     28
  2299. #define RADEON_SE_TCL_MATRIX_SELECT_1       0x2260
  2300. #       define RADEON_MODELPROJECT_0_SHIFT     0
  2301. #       define RADEON_MODELPROJECT_1_SHIFT     4
  2302. #       define RADEON_MODELPROJECT_2_SHIFT     8
  2303. #       define RADEON_MODELPROJECT_3_SHIFT     12
  2304. #       define RADEON_TEXMAT_0_SHIFT           16
  2305. #       define RADEON_TEXMAT_1_SHIFT           20
  2306. #       define RADEON_TEXMAT_2_SHIFT           24
  2307. #       define RADEON_TEXMAT_3_SHIFT           28
  2308.  
  2309.  
  2310. #define RADEON_SE_TCL_OUTPUT_VTX_FMT        0x2254
  2311. #       define RADEON_TCL_VTX_W0                 (1 <<  0)
  2312. #       define RADEON_TCL_VTX_FP_DIFFUSE         (1 <<  1)
  2313. #       define RADEON_TCL_VTX_FP_ALPHA           (1 <<  2)
  2314. #       define RADEON_TCL_VTX_PK_DIFFUSE         (1 <<  3)
  2315. #       define RADEON_TCL_VTX_FP_SPEC            (1 <<  4)
  2316. #       define RADEON_TCL_VTX_FP_FOG             (1 <<  5)
  2317. #       define RADEON_TCL_VTX_PK_SPEC            (1 <<  6)
  2318. #       define RADEON_TCL_VTX_ST0                (1 <<  7)
  2319. #       define RADEON_TCL_VTX_ST1                (1 <<  8)
  2320. #       define RADEON_TCL_VTX_Q1                 (1 <<  9)
  2321. #       define RADEON_TCL_VTX_ST2                (1 << 10)
  2322. #       define RADEON_TCL_VTX_Q2                 (1 << 11)
  2323. #       define RADEON_TCL_VTX_ST3                (1 << 12)
  2324. #       define RADEON_TCL_VTX_Q3                 (1 << 13)
  2325. #       define RADEON_TCL_VTX_Q0                 (1 << 14)
  2326. #       define RADEON_TCL_VTX_WEIGHT_COUNT_SHIFT 15
  2327. #       define RADEON_TCL_VTX_NORM0              (1 << 18)
  2328. #       define RADEON_TCL_VTX_XY1                (1 << 27)
  2329. #       define RADEON_TCL_VTX_Z1                 (1 << 28)
  2330. #       define RADEON_TCL_VTX_W1                 (1 << 29)
  2331. #       define RADEON_TCL_VTX_NORM1              (1 << 30)
  2332. #       define RADEON_TCL_VTX_Z0                 (1 << 31)
  2333.  
  2334. #define RADEON_SE_TCL_OUTPUT_VTX_SEL        0x2258
  2335. #       define RADEON_TCL_COMPUTE_XYZW           (1 << 0)
  2336. #       define RADEON_TCL_COMPUTE_DIFFUSE        (1 << 1)
  2337. #       define RADEON_TCL_COMPUTE_SPECULAR       (1 << 2)
  2338. #       define RADEON_TCL_FORCE_NAN_IF_COLOR_NAN (1 << 3)
  2339. #       define RADEON_TCL_FORCE_INORDER_PROC     (1 << 4)
  2340. #       define RADEON_TCL_TEX_INPUT_TEX_0        0
  2341. #       define RADEON_TCL_TEX_INPUT_TEX_1        1
  2342. #       define RADEON_TCL_TEX_INPUT_TEX_2        2
  2343. #       define RADEON_TCL_TEX_INPUT_TEX_3        3
  2344. #       define RADEON_TCL_TEX_COMPUTED_TEX_0     8
  2345. #       define RADEON_TCL_TEX_COMPUTED_TEX_1     9
  2346. #       define RADEON_TCL_TEX_COMPUTED_TEX_2     10
  2347. #       define RADEON_TCL_TEX_COMPUTED_TEX_3     11
  2348. #       define RADEON_TCL_TEX_0_OUTPUT_SHIFT     16
  2349. #       define RADEON_TCL_TEX_1_OUTPUT_SHIFT     20
  2350. #       define RADEON_TCL_TEX_2_OUTPUT_SHIFT     24
  2351. #       define RADEON_TCL_TEX_3_OUTPUT_SHIFT     28
  2352.  
  2353. #define RADEON_SE_TCL_PER_LIGHT_CTL_0       0x2270
  2354. #       define RADEON_LIGHT_0_ENABLE               (1 <<  0)
  2355. #       define RADEON_LIGHT_0_ENABLE_AMBIENT       (1 <<  1)
  2356. #       define RADEON_LIGHT_0_ENABLE_SPECULAR      (1 <<  2)
  2357. #       define RADEON_LIGHT_0_IS_LOCAL             (1 <<  3)
  2358. #       define RADEON_LIGHT_0_IS_SPOT              (1 <<  4)
  2359. #       define RADEON_LIGHT_0_DUAL_CONE            (1 <<  5)
  2360. #       define RADEON_LIGHT_0_ENABLE_RANGE_ATTEN   (1 <<  6)
  2361. #       define RADEON_LIGHT_0_CONSTANT_RANGE_ATTEN (1 <<  7)
  2362. #       define RADEON_LIGHT_0_SHIFT                0
  2363. #       define RADEON_LIGHT_1_ENABLE               (1 << 16)
  2364. #       define RADEON_LIGHT_1_ENABLE_AMBIENT       (1 << 17)
  2365. #       define RADEON_LIGHT_1_ENABLE_SPECULAR      (1 << 18)
  2366. #       define RADEON_LIGHT_1_IS_LOCAL             (1 << 19)
  2367. #       define RADEON_LIGHT_1_IS_SPOT              (1 << 20)
  2368. #       define RADEON_LIGHT_1_DUAL_CONE            (1 << 21)
  2369. #       define RADEON_LIGHT_1_ENABLE_RANGE_ATTEN   (1 << 22)
  2370. #       define RADEON_LIGHT_1_CONSTANT_RANGE_ATTEN (1 << 23)
  2371. #       define RADEON_LIGHT_1_SHIFT                16
  2372. #define RADEON_SE_TCL_PER_LIGHT_CTL_1       0x2274
  2373. #       define RADEON_LIGHT_2_SHIFT            0
  2374. #       define RADEON_LIGHT_3_SHIFT            16
  2375. #define RADEON_SE_TCL_PER_LIGHT_CTL_2       0x2278
  2376. #       define RADEON_LIGHT_4_SHIFT            0
  2377. #       define RADEON_LIGHT_5_SHIFT            16
  2378. #define RADEON_SE_TCL_PER_LIGHT_CTL_3       0x227c
  2379. #       define RADEON_LIGHT_6_SHIFT            0
  2380. #       define RADEON_LIGHT_7_SHIFT            16
  2381.  
  2382. #define RADEON_SE_TCL_SHININESS             0x2250
  2383.  
  2384. #define RADEON_SE_TCL_TEXTURE_PROC_CTL      0x2268
  2385. #       define RADEON_TEXGEN_TEXMAT_0_ENABLE      (1 << 0)
  2386. #       define RADEON_TEXGEN_TEXMAT_1_ENABLE      (1 << 1)
  2387. #       define RADEON_TEXGEN_TEXMAT_2_ENABLE      (1 << 2)
  2388. #       define RADEON_TEXGEN_TEXMAT_3_ENABLE      (1 << 3)
  2389. #       define RADEON_TEXMAT_0_ENABLE             (1 << 4)
  2390. #       define RADEON_TEXMAT_1_ENABLE             (1 << 5)
  2391. #       define RADEON_TEXMAT_2_ENABLE             (1 << 6)
  2392. #       define RADEON_TEXMAT_3_ENABLE             (1 << 7)
  2393. #       define RADEON_TEXGEN_INPUT_MASK           0xf
  2394. #       define RADEON_TEXGEN_INPUT_TEXCOORD_0     0
  2395. #       define RADEON_TEXGEN_INPUT_TEXCOORD_1     1
  2396. #       define RADEON_TEXGEN_INPUT_TEXCOORD_2     2
  2397. #       define RADEON_TEXGEN_INPUT_TEXCOORD_3     3
  2398. #       define RADEON_TEXGEN_INPUT_OBJ            4
  2399. #       define RADEON_TEXGEN_INPUT_EYE            5
  2400. #       define RADEON_TEXGEN_INPUT_EYE_NORMAL     6
  2401. #       define RADEON_TEXGEN_INPUT_EYE_REFLECT    7
  2402. #       define RADEON_TEXGEN_INPUT_EYE_NORMALIZED 8
  2403. #       define RADEON_TEXGEN_0_INPUT_SHIFT        16
  2404. #       define RADEON_TEXGEN_1_INPUT_SHIFT        20
  2405. #       define RADEON_TEXGEN_2_INPUT_SHIFT        24
  2406. #       define RADEON_TEXGEN_3_INPUT_SHIFT        28
  2407.  
  2408. #define RADEON_SE_TCL_UCP_VERT_BLEND_CTL    0x2264
  2409. #       define RADEON_UCP_IN_CLIP_SPACE            (1 <<  0)
  2410. #       define RADEON_UCP_IN_MODEL_SPACE           (1 <<  1)
  2411. #       define RADEON_UCP_ENABLE_0                 (1 <<  2)
  2412. #       define RADEON_UCP_ENABLE_1                 (1 <<  3)
  2413. #       define RADEON_UCP_ENABLE_2                 (1 <<  4)
  2414. #       define RADEON_UCP_ENABLE_3                 (1 <<  5)
  2415. #       define RADEON_UCP_ENABLE_4                 (1 <<  6)
  2416. #       define RADEON_UCP_ENABLE_5                 (1 <<  7)
  2417. #       define RADEON_TCL_FOG_MASK                 (3 <<  8)
  2418. #       define RADEON_TCL_FOG_DISABLE              (0 <<  8)
  2419. #       define RADEON_TCL_FOG_EXP                  (1 <<  8)
  2420. #       define RADEON_TCL_FOG_EXP2                 (2 <<  8)
  2421. #       define RADEON_TCL_FOG_LINEAR               (3 <<  8)
  2422. #       define RADEON_RNG_BASED_FOG                (1 << 10)
  2423. #       define RADEON_LIGHT_TWOSIDE                (1 << 11)
  2424. #       define RADEON_BLEND_OP_COUNT_MASK          (7 << 12)
  2425. #       define RADEON_BLEND_OP_COUNT_SHIFT         12
  2426. #       define RADEON_POSITION_BLEND_OP_ENABLE     (1 << 16)
  2427. #       define RADEON_NORMAL_BLEND_OP_ENABLE       (1 << 17)
  2428. #       define RADEON_VERTEX_BLEND_SRC_0_PRIMARY   (1 << 18)
  2429. #       define RADEON_VERTEX_BLEND_SRC_0_SECONDARY (1 << 18)
  2430. #       define RADEON_VERTEX_BLEND_SRC_1_PRIMARY   (1 << 19)
  2431. #       define RADEON_VERTEX_BLEND_SRC_1_SECONDARY (1 << 19)
  2432. #       define RADEON_VERTEX_BLEND_SRC_2_PRIMARY   (1 << 20)
  2433. #       define RADEON_VERTEX_BLEND_SRC_2_SECONDARY (1 << 20)
  2434. #       define RADEON_VERTEX_BLEND_SRC_3_PRIMARY   (1 << 21)
  2435. #       define RADEON_VERTEX_BLEND_SRC_3_SECONDARY (1 << 21)
  2436. #       define RADEON_VERTEX_BLEND_WGT_MINUS_ONE   (1 << 22)
  2437. #       define RADEON_CULL_FRONT_IS_CW             (0 << 28)
  2438. #       define RADEON_CULL_FRONT_IS_CCW            (1 << 28)
  2439. #       define RADEON_CULL_FRONT                   (1 << 29)
  2440. #       define RADEON_CULL_BACK                    (1 << 30)
  2441. #       define RADEON_FORCE_W_TO_ONE               (1 << 31)
  2442.  
  2443. #define RADEON_SE_VPORT_XSCALE              0x1d98
  2444. #define RADEON_SE_VPORT_XOFFSET             0x1d9c
  2445. #define RADEON_SE_VPORT_YSCALE              0x1da0
  2446. #define RADEON_SE_VPORT_YOFFSET             0x1da4
  2447. #define RADEON_SE_VPORT_ZSCALE              0x1da8
  2448. #define RADEON_SE_VPORT_ZOFFSET             0x1dac
  2449. #define RADEON_SE_ZBIAS_FACTOR              0x1db0
  2450. #define RADEON_SE_ZBIAS_CONSTANT            0x1db4
  2451.  
  2452. #define RADEON_SE_VTX_FMT                   0x2080
  2453. #       define RADEON_SE_VTX_FMT_XY         0x00000000
  2454. #       define RADEON_SE_VTX_FMT_W0         0x00000001
  2455. #       define RADEON_SE_VTX_FMT_FPCOLOR    0x00000002
  2456. #       define RADEON_SE_VTX_FMT_FPALPHA    0x00000004
  2457. #       define RADEON_SE_VTX_FMT_PKCOLOR    0x00000008
  2458. #       define RADEON_SE_VTX_FMT_FPSPEC     0x00000010
  2459. #       define RADEON_SE_VTX_FMT_FPFOG      0x00000020
  2460. #       define RADEON_SE_VTX_FMT_PKSPEC     0x00000040
  2461. #       define RADEON_SE_VTX_FMT_ST0        0x00000080
  2462. #       define RADEON_SE_VTX_FMT_ST1        0x00000100
  2463. #       define RADEON_SE_VTX_FMT_Q1         0x00000200
  2464. #       define RADEON_SE_VTX_FMT_ST2        0x00000400
  2465. #       define RADEON_SE_VTX_FMT_Q2         0x00000800
  2466. #       define RADEON_SE_VTX_FMT_ST3        0x00001000
  2467. #       define RADEON_SE_VTX_FMT_Q3         0x00002000
  2468. #       define RADEON_SE_VTX_FMT_Q0         0x00004000
  2469. #       define RADEON_SE_VTX_FMT_BLND_WEIGHT_CNT_MASK  0x00038000
  2470. #       define RADEON_SE_VTX_FMT_N0         0x00040000
  2471. #       define RADEON_SE_VTX_FMT_XY1        0x08000000
  2472. #       define RADEON_SE_VTX_FMT_Z1         0x10000000
  2473. #       define RADEON_SE_VTX_FMT_W1         0x20000000
  2474. #       define RADEON_SE_VTX_FMT_N1         0x40000000
  2475. #       define RADEON_SE_VTX_FMT_Z          0x80000000
  2476.  
  2477. #define RADEON_SE_VF_CNTL                             0x2084
  2478. #       define RADEON_VF_PRIM_TYPE_POINT_LIST         1
  2479. #       define RADEON_VF_PRIM_TYPE_LINE_LIST          2
  2480. #       define RADEON_VF_PRIM_TYPE_LINE_STRIP         3
  2481. #       define RADEON_VF_PRIM_TYPE_TRIANGLE_LIST      4
  2482. #       define RADEON_VF_PRIM_TYPE_TRIANGLE_FAN       5
  2483. #       define RADEON_VF_PRIM_TYPE_TRIANGLE_STRIP     6
  2484. #       define RADEON_VF_PRIM_TYPE_TRIANGLE_FLAG      7
  2485. #       define RADEON_VF_PRIM_TYPE_RECTANGLE_LIST     8
  2486. #       define RADEON_VF_PRIM_TYPE_POINT_LIST_3       9
  2487. #       define RADEON_VF_PRIM_TYPE_LINE_LIST_3        10
  2488. #       define RADEON_VF_PRIM_TYPE_SPIRIT_LIST        11
  2489. #       define RADEON_VF_PRIM_TYPE_LINE_LOOP          12
  2490. #       define RADEON_VF_PRIM_TYPE_QUAD_LIST          13
  2491. #       define RADEON_VF_PRIM_TYPE_QUAD_STRIP         14
  2492. #       define RADEON_VF_PRIM_TYPE_POLYGON            15
  2493. #       define RADEON_VF_PRIM_WALK_STATE              (0<<4)
  2494. #       define RADEON_VF_PRIM_WALK_INDEX              (1<<4)
  2495. #       define RADEON_VF_PRIM_WALK_LIST               (2<<4)
  2496. #       define RADEON_VF_PRIM_WALK_DATA               (3<<4)
  2497. #       define RADEON_VF_COLOR_ORDER_RGBA             (1<<6)
  2498. #       define RADEON_VF_RADEON_MODE                  (1<<8)
  2499. #       define RADEON_VF_TCL_OUTPUT_CTL_ENA           (1<<9)
  2500. #       define RADEON_VF_PROG_STREAM_ENA              (1<<10)
  2501. #       define RADEON_VF_INDEX_SIZE_SHIFT             11
  2502. #       define RADEON_VF_NUM_VERTICES_SHIFT           16
  2503.  
  2504. #define RADEON_SE_PORT_DATA0                    0x2000
  2505.  
  2506. #define R200_SE_VAP_CNTL                        0x2080
  2507. #       define R200_VAP_TCL_ENABLE              0x00000001
  2508. #       define R200_VAP_SINGLE_BUF_STATE_ENABLE 0x00000010
  2509. #       define R200_VAP_FORCE_W_TO_ONE          0x00010000
  2510. #       define R200_VAP_D3D_TEX_DEFAULT         0x00020000
  2511. #       define R200_VAP_VF_MAX_VTX_NUM__SHIFT   18
  2512. #       define R200_VAP_VF_MAX_VTX_NUM          (9 << 18)
  2513. #       define R200_VAP_DX_CLIP_SPACE_DEF       0x00400000
  2514. #define R200_VF_MAX_VTX_INDX                    0x210c
  2515. #define R200_VF_MIN_VTX_INDX                    0x2110
  2516. #define R200_SE_VTE_CNTL                        0x20b0
  2517. #       define R200_VPORT_X_SCALE_ENA                   0x00000001
  2518. #       define R200_VPORT_X_OFFSET_ENA                  0x00000002
  2519. #       define R200_VPORT_Y_SCALE_ENA                   0x00000004
  2520. #       define R200_VPORT_Y_OFFSET_ENA                  0x00000008
  2521. #       define R200_VPORT_Z_SCALE_ENA                   0x00000010
  2522. #       define R200_VPORT_Z_OFFSET_ENA                  0x00000020
  2523. #       define R200_VTX_XY_FMT                          0x00000100
  2524. #       define R200_VTX_Z_FMT                           0x00000200
  2525. #       define R200_VTX_W0_FMT                          0x00000400
  2526. #       define R200_VTX_W0_NORMALIZE                    0x00000800
  2527. #       define R200_VTX_ST_DENORMALIZED         0x00001000
  2528. #define R200_SE_VAP_CNTL_STATUS                 0x2140
  2529. #       define R200_VC_NO_SWAP                  (0 << 0)
  2530. #       define R200_VC_16BIT_SWAP               (1 << 0)
  2531. #       define R200_VC_32BIT_SWAP               (2 << 0)
  2532. #define R200_PP_TXFILTER_0                      0x2c00
  2533. #define R200_PP_TXFILTER_1                      0x2c20
  2534. #define R200_PP_TXFILTER_2                      0x2c40
  2535. #define R200_PP_TXFILTER_3                      0x2c60
  2536. #define R200_PP_TXFILTER_4                      0x2c80
  2537. #define R200_PP_TXFILTER_5                      0x2ca0
  2538. #       define R200_MAG_FILTER_NEAREST          (0  <<  0)
  2539. #       define R200_MAG_FILTER_LINEAR           (1  <<  0)
  2540. #       define R200_MAG_FILTER_MASK             (1  <<  0)
  2541. #       define R200_MIN_FILTER_NEAREST          (0  <<  1)
  2542. #       define R200_MIN_FILTER_LINEAR           (1  <<  1)
  2543. #       define R200_MIN_FILTER_NEAREST_MIP_NEAREST (2  <<  1)
  2544. #       define R200_MIN_FILTER_NEAREST_MIP_LINEAR (3  <<  1)
  2545. #       define R200_MIN_FILTER_LINEAR_MIP_NEAREST (6  <<  1)
  2546. #       define R200_MIN_FILTER_LINEAR_MIP_LINEAR (7  <<  1)
  2547. #       define R200_MIN_FILTER_ANISO_NEAREST    (8  <<  1)
  2548. #       define R200_MIN_FILTER_ANISO_LINEAR     (9  <<  1)
  2549. #       define R200_MIN_FILTER_ANISO_NEAREST_MIP_NEAREST (10 <<  1)
  2550. #       define R200_MIN_FILTER_ANISO_NEAREST_MIP_LINEAR (11 <<  1)
  2551. #       define R200_MIN_FILTER_MASK             (15 <<  1)
  2552. #       define R200_MAX_ANISO_1_TO_1            (0  <<  5)
  2553. #       define R200_MAX_ANISO_2_TO_1            (1  <<  5)
  2554. #       define R200_MAX_ANISO_4_TO_1            (2  <<  5)
  2555. #       define R200_MAX_ANISO_8_TO_1            (3  <<  5)
  2556. #       define R200_MAX_ANISO_16_TO_1           (4  <<  5)
  2557. #       define R200_MAX_ANISO_MASK              (7  <<  5)
  2558. #       define R200_MAX_MIP_LEVEL_MASK          (0x0f << 16)
  2559. #       define R200_MAX_MIP_LEVEL_SHIFT         16
  2560. #       define R200_YUV_TO_RGB                  (1  << 20)
  2561. #       define R200_YUV_TEMPERATURE_COOL        (0  << 21)
  2562. #       define R200_YUV_TEMPERATURE_HOT         (1  << 21)
  2563. #       define R200_YUV_TEMPERATURE_MASK        (1  << 21)
  2564. #       define R200_WRAPEN_S                    (1  << 22)
  2565. #       define R200_CLAMP_S_WRAP                (0  << 23)
  2566. #       define R200_CLAMP_S_MIRROR              (1  << 23)
  2567. #       define R200_CLAMP_S_CLAMP_LAST          (2  << 23)
  2568. #       define R200_CLAMP_S_MIRROR_CLAMP_LAST   (3  << 23)
  2569. #       define R200_CLAMP_S_CLAMP_BORDER        (4  << 23)
  2570. #       define R200_CLAMP_S_MIRROR_CLAMP_BORDER (5  << 23)
  2571. #       define R200_CLAMP_S_CLAMP_GL            (6  << 23)
  2572. #       define R200_CLAMP_S_MIRROR_CLAMP_GL     (7  << 23)
  2573. #       define R200_CLAMP_S_MASK                (7  << 23)
  2574. #       define R200_WRAPEN_T                    (1  << 26)
  2575. #       define R200_CLAMP_T_WRAP                (0  << 27)
  2576. #       define R200_CLAMP_T_MIRROR              (1  << 27)
  2577. #       define R200_CLAMP_T_CLAMP_LAST          (2  << 27)
  2578. #       define R200_CLAMP_T_MIRROR_CLAMP_LAST   (3  << 27)
  2579. #       define R200_CLAMP_T_CLAMP_BORDER        (4  << 27)
  2580. #       define R200_CLAMP_T_MIRROR_CLAMP_BORDER (5  << 27)
  2581. #       define R200_CLAMP_T_CLAMP_GL            (6  << 27)
  2582. #       define R200_CLAMP_T_MIRROR_CLAMP_GL     (7  << 27)
  2583. #       define R200_CLAMP_T_MASK                (7  << 27)
  2584. #       define R200_KILL_LT_ZERO                (1  << 30)
  2585. #       define R200_BORDER_MODE_OGL             (0  << 31)
  2586. #       define R200_BORDER_MODE_D3D             (1  << 31)
  2587. #define R200_PP_TXFORMAT_0                      0x2c04
  2588. #define R200_PP_TXFORMAT_1                      0x2c24
  2589. #define R200_PP_TXFORMAT_2                      0x2c44
  2590. #define R200_PP_TXFORMAT_3                      0x2c64
  2591. #define R200_PP_TXFORMAT_4                      0x2c84
  2592. #define R200_PP_TXFORMAT_5                      0x2ca4
  2593. #       define R200_TXFORMAT_I8                 (0 << 0)
  2594. #       define R200_TXFORMAT_AI88               (1 << 0)
  2595. #       define R200_TXFORMAT_RGB332             (2 << 0)
  2596. #       define R200_TXFORMAT_ARGB1555           (3 << 0)
  2597. #       define R200_TXFORMAT_RGB565             (4 << 0)
  2598. #       define R200_TXFORMAT_ARGB4444           (5 << 0)
  2599. #       define R200_TXFORMAT_ARGB8888           (6 << 0)
  2600. #       define R200_TXFORMAT_RGBA8888           (7 << 0)
  2601. #       define R200_TXFORMAT_Y8                 (8 << 0)
  2602. #       define R200_TXFORMAT_AVYU4444           (9 << 0)
  2603. #       define R200_TXFORMAT_VYUY422            (10 << 0)
  2604. #       define R200_TXFORMAT_YVYU422            (11 << 0)
  2605. #       define R200_TXFORMAT_DXT1               (12 << 0)
  2606. #       define R200_TXFORMAT_DXT23              (14 << 0)
  2607. #       define R200_TXFORMAT_DXT45              (15 << 0)
  2608. #       define R200_TXFORMAT_ABGR8888           (22 << 0)
  2609. #       define R200_TXFORMAT_FORMAT_MASK        (31 <<  0)
  2610. #       define R200_TXFORMAT_FORMAT_SHIFT       0
  2611. #       define R200_TXFORMAT_ALPHA_IN_MAP       (1 << 6)
  2612. #       define R200_TXFORMAT_NON_POWER2         (1 << 7)
  2613. #       define R200_TXFORMAT_WIDTH_MASK         (15 <<  8)
  2614. #       define R200_TXFORMAT_WIDTH_SHIFT        8
  2615. #       define R200_TXFORMAT_HEIGHT_MASK        (15 << 12)
  2616. #       define R200_TXFORMAT_HEIGHT_SHIFT       12
  2617. #       define R200_TXFORMAT_F5_WIDTH_MASK      (15 << 16)      /* cube face 5 */
  2618. #       define R200_TXFORMAT_F5_WIDTH_SHIFT     16
  2619. #       define R200_TXFORMAT_F5_HEIGHT_MASK     (15 << 20)
  2620. #       define R200_TXFORMAT_F5_HEIGHT_SHIFT    20
  2621. #       define R200_TXFORMAT_ST_ROUTE_STQ0      (0 << 24)
  2622. #       define R200_TXFORMAT_ST_ROUTE_STQ1      (1 << 24)
  2623. #       define R200_TXFORMAT_ST_ROUTE_STQ2      (2 << 24)
  2624. #       define R200_TXFORMAT_ST_ROUTE_STQ3      (3 << 24)
  2625. #       define R200_TXFORMAT_ST_ROUTE_STQ4      (4 << 24)
  2626. #       define R200_TXFORMAT_ST_ROUTE_STQ5      (5 << 24)
  2627. #       define R200_TXFORMAT_ST_ROUTE_MASK      (7 << 24)
  2628. #       define R200_TXFORMAT_ST_ROUTE_SHIFT     24
  2629. #       define R200_TXFORMAT_ALPHA_MASK_ENABLE  (1 << 28)
  2630. #       define R200_TXFORMAT_CHROMA_KEY_ENABLE  (1 << 29)
  2631. #       define R200_TXFORMAT_CUBIC_MAP_ENABLE           (1 << 30)
  2632. #define R200_PP_TXFORMAT_X_0                    0x2c08
  2633. #define R200_PP_TXFORMAT_X_1                    0x2c28
  2634. #define R200_PP_TXFORMAT_X_2                    0x2c48
  2635. #define R200_PP_TXFORMAT_X_3                    0x2c68
  2636. #define R200_PP_TXFORMAT_X_4                    0x2c88
  2637. #define R200_PP_TXFORMAT_X_5                    0x2ca8
  2638.  
  2639. #define R200_PP_TXSIZE_0                        0x2c0c /* NPOT only */
  2640. #define R200_PP_TXSIZE_1                        0x2c2c /* NPOT only */
  2641. #define R200_PP_TXSIZE_2                        0x2c4c /* NPOT only */
  2642. #define R200_PP_TXSIZE_3                        0x2c6c /* NPOT only */
  2643. #define R200_PP_TXSIZE_4                        0x2c8c /* NPOT only */
  2644. #define R200_PP_TXSIZE_5                        0x2cac /* NPOT only */
  2645.  
  2646. #define R200_PP_TXPITCH_0                       0x2c10 /* NPOT only */
  2647. #define R200_PP_TXPITCH_1                       0x2c30 /* NPOT only */
  2648. #define R200_PP_TXPITCH_2                       0x2c50 /* NPOT only */
  2649. #define R200_PP_TXPITCH_3                       0x2c70 /* NPOT only */
  2650. #define R200_PP_TXPITCH_4                       0x2c90 /* NPOT only */
  2651. #define R200_PP_TXPITCH_5                       0x2cb0 /* NPOT only */
  2652.  
  2653. #define R200_PP_TXOFFSET_0                      0x2d00
  2654. #       define R200_TXO_ENDIAN_NO_SWAP          (0 << 0)
  2655. #       define R200_TXO_ENDIAN_BYTE_SWAP        (1 << 0)
  2656. #       define R200_TXO_ENDIAN_WORD_SWAP        (2 << 0)
  2657. #       define R200_TXO_ENDIAN_HALFDW_SWAP      (3 << 0)
  2658. #       define R200_TXO_MACRO_LINEAR            (0 << 2)
  2659. #       define R200_TXO_MACRO_TILE              (1 << 2)
  2660. #       define R200_TXO_MICRO_LINEAR            (0 << 3)
  2661. #       define R200_TXO_MICRO_TILE              (1 << 3)
  2662. #       define R200_TXO_OFFSET_MASK             0xffffffe0
  2663. #       define R200_TXO_OFFSET_SHIFT            5
  2664. #define R200_PP_TXOFFSET_1                      0x2d18
  2665. #define R200_PP_TXOFFSET_2                      0x2d30
  2666. #define R200_PP_TXOFFSET_3                      0x2d48
  2667. #define R200_PP_TXOFFSET_4                      0x2d60
  2668. #define R200_PP_TXOFFSET_5                      0x2d78
  2669.  
  2670. #define R200_PP_TFACTOR_0                       0x2ee0
  2671. #define R200_PP_TFACTOR_1                       0x2ee4
  2672. #define R200_PP_TFACTOR_2                       0x2ee8
  2673. #define R200_PP_TFACTOR_3                       0x2eec
  2674. #define R200_PP_TFACTOR_4                       0x2ef0
  2675. #define R200_PP_TFACTOR_5                       0x2ef4
  2676.  
  2677. #define R200_PP_TXCBLEND_0                      0x2f00
  2678. #       define R200_TXC_ARG_A_ZERO              (0)
  2679. #       define R200_TXC_ARG_A_CURRENT_COLOR     (2)
  2680. #       define R200_TXC_ARG_A_CURRENT_ALPHA     (3)
  2681. #       define R200_TXC_ARG_A_DIFFUSE_COLOR     (4)
  2682. #       define R200_TXC_ARG_A_DIFFUSE_ALPHA     (5)
  2683. #       define R200_TXC_ARG_A_SPECULAR_COLOR    (6)
  2684. #       define R200_TXC_ARG_A_SPECULAR_ALPHA    (7)
  2685. #       define R200_TXC_ARG_A_TFACTOR_COLOR     (8)
  2686. #       define R200_TXC_ARG_A_TFACTOR_ALPHA     (9)
  2687. #       define R200_TXC_ARG_A_R0_COLOR          (10)
  2688. #       define R200_TXC_ARG_A_R0_ALPHA          (11)
  2689. #       define R200_TXC_ARG_A_R1_COLOR          (12)
  2690. #       define R200_TXC_ARG_A_R1_ALPHA          (13)
  2691. #       define R200_TXC_ARG_A_R2_COLOR          (14)
  2692. #       define R200_TXC_ARG_A_R2_ALPHA          (15)
  2693. #       define R200_TXC_ARG_A_R3_COLOR          (16)
  2694. #       define R200_TXC_ARG_A_R3_ALPHA          (17)
  2695. #       define R200_TXC_ARG_A_R4_COLOR          (18)
  2696. #       define R200_TXC_ARG_A_R4_ALPHA          (19)
  2697. #       define R200_TXC_ARG_A_R5_COLOR          (20)
  2698. #       define R200_TXC_ARG_A_R5_ALPHA          (21)
  2699. #       define R200_TXC_ARG_A_TFACTOR1_COLOR    (26)
  2700. #       define R200_TXC_ARG_A_TFACTOR1_ALPHA    (27)
  2701. #       define R200_TXC_ARG_A_MASK              (31 << 0)
  2702. #       define R200_TXC_ARG_A_SHIFT             0
  2703. #       define R200_TXC_ARG_B_ZERO              (0 << 5)
  2704. #       define R200_TXC_ARG_B_CURRENT_COLOR     (2 << 5)
  2705. #       define R200_TXC_ARG_B_CURRENT_ALPHA     (3 << 5)
  2706. #       define R200_TXC_ARG_B_DIFFUSE_COLOR     (4 << 5)
  2707. #       define R200_TXC_ARG_B_DIFFUSE_ALPHA     (5 << 5)
  2708. #       define R200_TXC_ARG_B_SPECULAR_COLOR    (6 << 5)
  2709. #       define R200_TXC_ARG_B_SPECULAR_ALPHA    (7 << 5)
  2710. #       define R200_TXC_ARG_B_TFACTOR_COLOR     (8 << 5)
  2711. #       define R200_TXC_ARG_B_TFACTOR_ALPHA     (9 << 5)
  2712. #       define R200_TXC_ARG_B_R0_COLOR          (10 << 5)
  2713. #       define R200_TXC_ARG_B_R0_ALPHA          (11 << 5)
  2714. #       define R200_TXC_ARG_B_R1_COLOR          (12 << 5)
  2715. #       define R200_TXC_ARG_B_R1_ALPHA          (13 << 5)
  2716. #       define R200_TXC_ARG_B_R2_COLOR          (14 << 5)
  2717. #       define R200_TXC_ARG_B_R2_ALPHA          (15 << 5)
  2718. #       define R200_TXC_ARG_B_R3_COLOR          (16 << 5)
  2719. #       define R200_TXC_ARG_B_R3_ALPHA          (17 << 5)
  2720. #       define R200_TXC_ARG_B_R4_COLOR          (18 << 5)
  2721. #       define R200_TXC_ARG_B_R4_ALPHA          (19 << 5)
  2722. #       define R200_TXC_ARG_B_R5_COLOR          (20 << 5)
  2723. #       define R200_TXC_ARG_B_R5_ALPHA          (21 << 5)
  2724. #       define R200_TXC_ARG_B_TFACTOR1_COLOR    (26 << 5)
  2725. #       define R200_TXC_ARG_B_TFACTOR1_ALPHA    (27 << 5)
  2726. #       define R200_TXC_ARG_B_MASK              (31 << 5)
  2727. #       define R200_TXC_ARG_B_SHIFT             5
  2728. #       define R200_TXC_ARG_C_ZERO              (0 << 10)
  2729. #       define R200_TXC_ARG_C_CURRENT_COLOR     (2 << 10)
  2730. #       define R200_TXC_ARG_C_CURRENT_ALPHA     (3 << 10)
  2731. #       define R200_TXC_ARG_C_DIFFUSE_COLOR     (4 << 10)
  2732. #       define R200_TXC_ARG_C_DIFFUSE_ALPHA     (5 << 10)
  2733. #       define R200_TXC_ARG_C_SPECULAR_COLOR    (6 << 10)
  2734. #       define R200_TXC_ARG_C_SPECULAR_ALPHA    (7 << 10)
  2735. #       define R200_TXC_ARG_C_TFACTOR_COLOR     (8 << 10)
  2736. #       define R200_TXC_ARG_C_TFACTOR_ALPHA     (9 << 10)
  2737. #       define R200_TXC_ARG_C_R0_COLOR          (10 << 10)
  2738. #       define R200_TXC_ARG_C_R0_ALPHA          (11 << 10)
  2739. #       define R200_TXC_ARG_C_R1_COLOR          (12 << 10)
  2740. #       define R200_TXC_ARG_C_R1_ALPHA          (13 << 10)
  2741. #       define R200_TXC_ARG_C_R2_COLOR          (14 << 10)
  2742. #       define R200_TXC_ARG_C_R2_ALPHA          (15 << 10)
  2743. #       define R200_TXC_ARG_C_R3_COLOR          (16 << 10)
  2744. #       define R200_TXC_ARG_C_R3_ALPHA          (17 << 10)
  2745. #       define R200_TXC_ARG_C_R4_COLOR          (18 << 10)
  2746. #       define R200_TXC_ARG_C_R4_ALPHA          (19 << 10)
  2747. #       define R200_TXC_ARG_C_R5_COLOR          (20 << 10)
  2748. #       define R200_TXC_ARG_C_R5_ALPHA          (21 << 10)
  2749. #       define R200_TXC_ARG_C_TFACTOR1_COLOR    (26 << 10)
  2750. #       define R200_TXC_ARG_C_TFACTOR1_ALPHA    (27 << 10)
  2751. #       define R200_TXC_ARG_C_MASK              (31 << 10)
  2752. #       define R200_TXC_ARG_C_SHIFT             10
  2753. #       define R200_TXC_COMP_ARG_A              (1 << 16)
  2754. #       define R200_TXC_COMP_ARG_A_SHIFT        (16)
  2755. #       define R200_TXC_BIAS_ARG_A              (1 << 17)
  2756. #       define R200_TXC_SCALE_ARG_A             (1 << 18)
  2757. #       define R200_TXC_NEG_ARG_A               (1 << 19)
  2758. #       define R200_TXC_COMP_ARG_B              (1 << 20)
  2759. #       define R200_TXC_COMP_ARG_B_SHIFT        (20)
  2760. #       define R200_TXC_BIAS_ARG_B              (1 << 21)
  2761. #       define R200_TXC_SCALE_ARG_B             (1 << 22)
  2762. #       define R200_TXC_NEG_ARG_B               (1 << 23)
  2763. #       define R200_TXC_COMP_ARG_C              (1 << 24)
  2764. #       define R200_TXC_COMP_ARG_C_SHIFT        (24)
  2765. #       define R200_TXC_BIAS_ARG_C              (1 << 25)
  2766. #       define R200_TXC_SCALE_ARG_C             (1 << 26)
  2767. #       define R200_TXC_NEG_ARG_C               (1 << 27)
  2768. #       define R200_TXC_OP_MADD                 (0 << 28)
  2769. #       define R200_TXC_OP_CND0                 (2 << 28)
  2770. #       define R200_TXC_OP_LERP                 (3 << 28)
  2771. #       define R200_TXC_OP_DOT3                 (4 << 28)
  2772. #       define R200_TXC_OP_DOT4                 (5 << 28)
  2773. #       define R200_TXC_OP_CONDITIONAL          (6 << 28)
  2774. #       define R200_TXC_OP_DOT2_ADD             (7 << 28)
  2775. #       define R200_TXC_OP_MASK                 (7 << 28)
  2776. #define R200_PP_TXCBLEND2_0             0x2f04
  2777. #       define R200_TXC_TFACTOR_SEL_SHIFT       0
  2778. #       define R200_TXC_TFACTOR_SEL_MASK        0x7
  2779. #       define R200_TXC_TFACTOR1_SEL_SHIFT      4
  2780. #       define R200_TXC_TFACTOR1_SEL_MASK       (0x7 << 4)
  2781. #       define R200_TXC_SCALE_SHIFT             8
  2782. #       define R200_TXC_SCALE_MASK              (7 << 8)
  2783. #       define R200_TXC_SCALE_1X                (0 << 8)
  2784. #       define R200_TXC_SCALE_2X                (1 << 8)
  2785. #       define R200_TXC_SCALE_4X                (2 << 8)
  2786. #       define R200_TXC_SCALE_8X                (3 << 8)
  2787. #       define R200_TXC_SCALE_INV2              (5 << 8)
  2788. #       define R200_TXC_SCALE_INV4              (6 << 8)
  2789. #       define R200_TXC_SCALE_INV8              (7 << 8)
  2790. #       define R200_TXC_CLAMP_SHIFT             12
  2791. #       define R200_TXC_CLAMP_MASK              (3 << 12)
  2792. #       define R200_TXC_CLAMP_WRAP              (0 << 12)
  2793. #       define R200_TXC_CLAMP_0_1               (1 << 12)
  2794. #       define R200_TXC_CLAMP_8_8               (2 << 12)
  2795. #       define R200_TXC_OUTPUT_REG_MASK         (7 << 16)
  2796. #       define R200_TXC_OUTPUT_REG_NONE         (0 << 16)
  2797. #       define R200_TXC_OUTPUT_REG_R0           (1 << 16)
  2798. #       define R200_TXC_OUTPUT_REG_R1           (2 << 16)
  2799. #       define R200_TXC_OUTPUT_REG_R2           (3 << 16)
  2800. #       define R200_TXC_OUTPUT_REG_R3           (4 << 16)
  2801. #       define R200_TXC_OUTPUT_REG_R4           (5 << 16)
  2802. #       define R200_TXC_OUTPUT_REG_R5           (6 << 16)
  2803. #       define R200_TXC_OUTPUT_MASK_MASK        (7 << 20)
  2804. #       define R200_TXC_OUTPUT_MASK_RGB         (0 << 20)
  2805. #       define R200_TXC_OUTPUT_MASK_RG          (1 << 20)
  2806. #       define R200_TXC_OUTPUT_MASK_RB          (2 << 20)
  2807. #       define R200_TXC_OUTPUT_MASK_R           (3 << 20)
  2808. #       define R200_TXC_OUTPUT_MASK_GB          (4 << 20)
  2809. #       define R200_TXC_OUTPUT_MASK_G           (5 << 20)
  2810. #       define R200_TXC_OUTPUT_MASK_B           (6 << 20)
  2811. #       define R200_TXC_OUTPUT_MASK_NONE        (7 << 20)
  2812. #       define R200_TXC_REPL_NORMAL             0
  2813. #       define R200_TXC_REPL_RED                1
  2814. #       define R200_TXC_REPL_GREEN              2
  2815. #       define R200_TXC_REPL_BLUE               3
  2816. #       define R200_TXC_REPL_ARG_A_SHIFT        26
  2817. #       define R200_TXC_REPL_ARG_A_MASK         (3 << 26)
  2818. #       define R200_TXC_REPL_ARG_B_SHIFT        28
  2819. #       define R200_TXC_REPL_ARG_B_MASK         (3 << 28)
  2820. #       define R200_TXC_REPL_ARG_C_SHIFT        30
  2821. #       define R200_TXC_REPL_ARG_C_MASK         (3 << 30)
  2822. #define R200_PP_TXABLEND_0                      0x2f08
  2823. #       define R200_TXA_ARG_A_ZERO              (0)
  2824. #       define R200_TXA_ARG_A_CURRENT_ALPHA     (2) /* guess */
  2825. #       define R200_TXA_ARG_A_CURRENT_BLUE      (3) /* guess */
  2826. #       define R200_TXA_ARG_A_DIFFUSE_ALPHA     (4)
  2827. #       define R200_TXA_ARG_A_DIFFUSE_BLUE      (5)
  2828. #       define R200_TXA_ARG_A_SPECULAR_ALPHA    (6)
  2829. #       define R200_TXA_ARG_A_SPECULAR_BLUE     (7)
  2830. #       define R200_TXA_ARG_A_TFACTOR_ALPHA     (8)
  2831. #       define R200_TXA_ARG_A_TFACTOR_BLUE      (9)
  2832. #       define R200_TXA_ARG_A_R0_ALPHA          (10)
  2833. #       define R200_TXA_ARG_A_R0_BLUE           (11)
  2834. #       define R200_TXA_ARG_A_R1_ALPHA          (12)
  2835. #       define R200_TXA_ARG_A_R1_BLUE           (13)
  2836. #       define R200_TXA_ARG_A_R2_ALPHA          (14)
  2837. #       define R200_TXA_ARG_A_R2_BLUE           (15)
  2838. #       define R200_TXA_ARG_A_R3_ALPHA          (16)
  2839. #       define R200_TXA_ARG_A_R3_BLUE           (17)
  2840. #       define R200_TXA_ARG_A_R4_ALPHA          (18)
  2841. #       define R200_TXA_ARG_A_R4_BLUE           (19)
  2842. #       define R200_TXA_ARG_A_R5_ALPHA          (20)
  2843. #       define R200_TXA_ARG_A_R5_BLUE           (21)
  2844. #       define R200_TXA_ARG_A_TFACTOR1_ALPHA    (26)
  2845. #       define R200_TXA_ARG_A_TFACTOR1_BLUE     (27)
  2846. #       define R200_TXA_ARG_A_MASK              (31 << 0)
  2847. #       define R200_TXA_ARG_A_SHIFT             0
  2848. #       define R200_TXA_ARG_B_ZERO              (0 << 5)
  2849. #       define R200_TXA_ARG_B_CURRENT_ALPHA     (2 << 5) /* guess */
  2850. #       define R200_TXA_ARG_B_CURRENT_BLUE      (3 << 5) /* guess */
  2851. #       define R200_TXA_ARG_B_DIFFUSE_ALPHA     (4 << 5)
  2852. #       define R200_TXA_ARG_B_DIFFUSE_BLUE      (5 << 5)
  2853. #       define R200_TXA_ARG_B_SPECULAR_ALPHA    (6 << 5)
  2854. #       define R200_TXA_ARG_B_SPECULAR_BLUE     (7 << 5)
  2855. #       define R200_TXA_ARG_B_TFACTOR_ALPHA     (8 << 5)
  2856. #       define R200_TXA_ARG_B_TFACTOR_BLUE      (9 << 5)
  2857. #       define R200_TXA_ARG_B_R0_ALPHA          (10 << 5)
  2858. #       define R200_TXA_ARG_B_R0_BLUE           (11 << 5)
  2859. #       define R200_TXA_ARG_B_R1_ALPHA          (12 << 5)
  2860. #       define R200_TXA_ARG_B_R1_BLUE           (13 << 5)
  2861. #       define R200_TXA_ARG_B_R2_ALPHA          (14 << 5)
  2862. #       define R200_TXA_ARG_B_R2_BLUE           (15 << 5)
  2863. #       define R200_TXA_ARG_B_R3_ALPHA          (16 << 5)
  2864. #       define R200_TXA_ARG_B_R3_BLUE           (17 << 5)
  2865. #       define R200_TXA_ARG_B_R4_ALPHA          (18 << 5)
  2866. #       define R200_TXA_ARG_B_R4_BLUE           (19 << 5)
  2867. #       define R200_TXA_ARG_B_R5_ALPHA          (20 << 5)
  2868. #       define R200_TXA_ARG_B_R5_BLUE           (21 << 5)
  2869. #       define R200_TXA_ARG_B_TFACTOR1_ALPHA    (26 << 5)
  2870. #       define R200_TXA_ARG_B_TFACTOR1_BLUE     (27 << 5)
  2871. #       define R200_TXA_ARG_B_MASK              (31 << 5)
  2872. #       define R200_TXA_ARG_B_SHIFT                     5
  2873. #       define R200_TXA_ARG_C_ZERO              (0 << 10)
  2874. #       define R200_TXA_ARG_C_CURRENT_ALPHA     (2 << 10) /* guess */
  2875. #       define R200_TXA_ARG_C_CURRENT_BLUE      (3 << 10) /* guess */
  2876. #       define R200_TXA_ARG_C_DIFFUSE_ALPHA     (4 << 10)
  2877. #       define R200_TXA_ARG_C_DIFFUSE_BLUE      (5 << 10)
  2878. #       define R200_TXA_ARG_C_SPECULAR_ALPHA    (6 << 10)
  2879. #       define R200_TXA_ARG_C_SPECULAR_BLUE     (7 << 10)
  2880. #       define R200_TXA_ARG_C_TFACTOR_ALPHA     (8 << 10)
  2881. #       define R200_TXA_ARG_C_TFACTOR_BLUE      (9 << 10)
  2882. #       define R200_TXA_ARG_C_R0_ALPHA          (10 << 10)
  2883. #       define R200_TXA_ARG_C_R0_BLUE           (11 << 10)
  2884. #       define R200_TXA_ARG_C_R1_ALPHA          (12 << 10)
  2885. #       define R200_TXA_ARG_C_R1_BLUE           (13 << 10)
  2886. #       define R200_TXA_ARG_C_R2_ALPHA          (14 << 10)
  2887. #       define R200_TXA_ARG_C_R2_BLUE           (15 << 10)
  2888. #       define R200_TXA_ARG_C_R3_ALPHA          (16 << 10)
  2889. #       define R200_TXA_ARG_C_R3_BLUE           (17 << 10)
  2890. #       define R200_TXA_ARG_C_R4_ALPHA          (18 << 10)
  2891. #       define R200_TXA_ARG_C_R4_BLUE           (19 << 10)
  2892. #       define R200_TXA_ARG_C_R5_ALPHA          (20 << 10)
  2893. #       define R200_TXA_ARG_C_R5_BLUE           (21 << 10)
  2894. #       define R200_TXA_ARG_C_TFACTOR1_ALPHA    (26 << 10)
  2895. #       define R200_TXA_ARG_C_TFACTOR1_BLUE     (27 << 10)
  2896. #       define R200_TXA_ARG_C_MASK              (31 << 10)
  2897. #       define R200_TXA_ARG_C_SHIFT             10
  2898. #       define R200_TXA_COMP_ARG_A              (1 << 16)
  2899. #       define R200_TXA_COMP_ARG_A_SHIFT        (16)
  2900. #       define R200_TXA_BIAS_ARG_A              (1 << 17)
  2901. #       define R200_TXA_SCALE_ARG_A             (1 << 18)
  2902. #       define R200_TXA_NEG_ARG_A               (1 << 19)
  2903. #       define R200_TXA_COMP_ARG_B              (1 << 20)
  2904. #       define R200_TXA_COMP_ARG_B_SHIFT        (20)
  2905. #       define R200_TXA_BIAS_ARG_B              (1 << 21)
  2906. #       define R200_TXA_SCALE_ARG_B             (1 << 22)
  2907. #       define R200_TXA_NEG_ARG_B               (1 << 23)
  2908. #       define R200_TXA_COMP_ARG_C              (1 << 24)
  2909. #       define R200_TXA_COMP_ARG_C_SHIFT        (24)
  2910. #       define R200_TXA_BIAS_ARG_C              (1 << 25)
  2911. #       define R200_TXA_SCALE_ARG_C             (1 << 26)
  2912. #       define R200_TXA_NEG_ARG_C               (1 << 27)
  2913. #       define R200_TXA_OP_MADD                 (0 << 28)
  2914. #       define R200_TXA_OP_CND0                 (2 << 28)
  2915. #       define R200_TXA_OP_LERP                 (3 << 28)
  2916. #       define R200_TXA_OP_CONDITIONAL          (6 << 28)
  2917. #       define R200_TXA_OP_MASK                 (7 << 28)
  2918. #define R200_PP_TXABLEND2_0                     0x2f0c
  2919. #       define R200_TXA_TFACTOR_SEL_SHIFT       0
  2920. #       define R200_TXA_TFACTOR_SEL_MASK        0x7
  2921. #       define R200_TXA_TFACTOR1_SEL_SHIFT      4
  2922. #       define R200_TXA_TFACTOR1_SEL_MASK       (0x7 << 4)
  2923. #       define R200_TXA_SCALE_SHIFT             8
  2924. #       define R200_TXA_SCALE_MASK              (7 << 8)
  2925. #       define R200_TXA_SCALE_1X                (0 << 8)
  2926. #       define R200_TXA_SCALE_2X                (1 << 8)
  2927. #       define R200_TXA_SCALE_4X                (2 << 8)
  2928. #       define R200_TXA_SCALE_8X                (3 << 8)
  2929. #       define R200_TXA_SCALE_INV2              (5 << 8)
  2930. #       define R200_TXA_SCALE_INV4              (6 << 8)
  2931. #       define R200_TXA_SCALE_INV8              (7 << 8)
  2932. #       define R200_TXA_CLAMP_SHIFT             12
  2933. #       define R200_TXA_CLAMP_MASK              (3 << 12)
  2934. #       define R200_TXA_CLAMP_WRAP              (0 << 12)
  2935. #       define R200_TXA_CLAMP_0_1               (1 << 12)
  2936. #       define R200_TXA_CLAMP_8_8               (2 << 12)
  2937. #       define R200_TXA_OUTPUT_REG_MASK         (7 << 16)
  2938. #       define R200_TXA_OUTPUT_REG_NONE         (0 << 16)
  2939. #       define R200_TXA_OUTPUT_REG_R0           (1 << 16)
  2940. #       define R200_TXA_OUTPUT_REG_R1           (2 << 16)
  2941. #       define R200_TXA_OUTPUT_REG_R2           (3 << 16)
  2942. #       define R200_TXA_OUTPUT_REG_R3           (4 << 16)
  2943. #       define R200_TXA_OUTPUT_REG_R4           (5 << 16)
  2944. #       define R200_TXA_OUTPUT_REG_R5           (6 << 16)
  2945. #       define R200_TXA_DOT_ALPHA               (1 << 20)
  2946. #       define R200_TXA_REPL_NORMAL             0
  2947. #       define R200_TXA_REPL_RED                1
  2948. #       define R200_TXA_REPL_GREEN              2
  2949. #       define R200_TXA_REPL_ARG_A_SHIFT        26
  2950. #       define R200_TXA_REPL_ARG_A_MASK         (3 << 26)
  2951. #       define R200_TXA_REPL_ARG_B_SHIFT        28
  2952. #       define R200_TXA_REPL_ARG_B_MASK         (3 << 28)
  2953. #       define R200_TXA_REPL_ARG_C_SHIFT        30
  2954. #       define R200_TXA_REPL_ARG_C_MASK         (3 << 30)
  2955.  
  2956. #define R200_SE_VTX_FMT_0                       0x2088
  2957. #       define R200_VTX_XY                      0 /* always have xy */
  2958. #       define R200_VTX_Z0                      (1<<0)
  2959. #       define R200_VTX_W0                      (1<<1)
  2960. #       define R200_VTX_WEIGHT_COUNT_SHIFT      (2)
  2961. #       define R200_VTX_PV_MATRIX_SEL           (1<<5)
  2962. #       define R200_VTX_N0                      (1<<6)
  2963. #       define R200_VTX_POINT_SIZE              (1<<7)
  2964. #       define R200_VTX_DISCRETE_FOG            (1<<8)
  2965. #       define R200_VTX_SHININESS_0             (1<<9)
  2966. #       define R200_VTX_SHININESS_1             (1<<10)
  2967. #       define   R200_VTX_COLOR_NOT_PRESENT     0
  2968. #       define   R200_VTX_PK_RGBA               1
  2969. #       define   R200_VTX_FP_RGB                2
  2970. #       define   R200_VTX_FP_RGBA               3
  2971. #       define   R200_VTX_COLOR_MASK            3
  2972. #       define R200_VTX_COLOR_0_SHIFT           11
  2973. #       define R200_VTX_COLOR_1_SHIFT           13
  2974. #       define R200_VTX_COLOR_2_SHIFT           15
  2975. #       define R200_VTX_COLOR_3_SHIFT           17
  2976. #       define R200_VTX_COLOR_4_SHIFT           19
  2977. #       define R200_VTX_COLOR_5_SHIFT           21
  2978. #       define R200_VTX_COLOR_6_SHIFT           23
  2979. #       define R200_VTX_COLOR_7_SHIFT           25
  2980. #       define R200_VTX_XY1                     (1<<28)
  2981. #       define R200_VTX_Z1                      (1<<29)
  2982. #       define R200_VTX_W1                      (1<<30)
  2983. #       define R200_VTX_N1                      (1<<31)
  2984. #define R200_SE_VTX_FMT_1                       0x208c
  2985. #       define R200_VTX_TEX0_COMP_CNT_SHIFT     0
  2986. #       define R200_VTX_TEX1_COMP_CNT_SHIFT     3
  2987. #       define R200_VTX_TEX2_COMP_CNT_SHIFT     6
  2988. #       define R200_VTX_TEX3_COMP_CNT_SHIFT     9
  2989. #       define R200_VTX_TEX4_COMP_CNT_SHIFT     12
  2990. #       define R200_VTX_TEX5_COMP_CNT_SHIFT     15
  2991.  
  2992. #define R200_SE_TCL_OUTPUT_VTX_FMT_0            0x2090
  2993. #define R200_SE_TCL_OUTPUT_VTX_FMT_1            0x2094
  2994. #define R200_SE_TCL_OUTPUT_VTX_COMP_SEL         0x2250
  2995. #       define R200_OUTPUT_XYZW                 (1<<0)
  2996. #       define R200_OUTPUT_COLOR_0              (1<<8)
  2997. #       define R200_OUTPUT_COLOR_1              (1<<9)
  2998. #       define R200_OUTPUT_TEX_0                (1<<16)
  2999. #       define R200_OUTPUT_TEX_1                (1<<17)
  3000. #       define R200_OUTPUT_TEX_2                (1<<18)
  3001. #       define R200_OUTPUT_TEX_3                (1<<19)
  3002. #       define R200_OUTPUT_TEX_4                (1<<20)
  3003. #       define R200_OUTPUT_TEX_5                (1<<21)
  3004. #       define R200_OUTPUT_TEX_MASK             (0x3f<<16)
  3005. #       define R200_OUTPUT_DISCRETE_FOG         (1<<24)
  3006. #       define R200_OUTPUT_PT_SIZE              (1<<25)
  3007. #       define R200_FORCE_INORDER_PROC          (1<<31)
  3008. #define R200_PP_CNTL_X                          0x2cc4
  3009. #define R200_PP_TXMULTI_CTL_0                   0x2c1c
  3010. #define R200_SE_VTX_STATE_CNTL                  0x2180
  3011. #       define R200_UPDATE_USER_COLOR_0_ENA_MASK (1<<16)
  3012.  
  3013.                                 /* Registers for CP and Microcode Engine */
  3014. #define RADEON_CP_ME_RAM_ADDR               0x07d4
  3015. #define RADEON_CP_ME_RAM_RADDR              0x07d8
  3016. #define RADEON_CP_ME_RAM_DATAH              0x07dc
  3017. #define RADEON_CP_ME_RAM_DATAL              0x07e0
  3018.  
  3019. #define RADEON_CP_RB_BASE                   0x0700
  3020. #define RADEON_CP_RB_CNTL                   0x0704
  3021. #define RADEON_CP_RB_RPTR_ADDR              0x070c
  3022. #define RADEON_CP_RB_RPTR                   0x0710
  3023. #define RADEON_CP_RB_WPTR                   0x0714
  3024.  
  3025. #define RADEON_CP_IB_BASE                   0x0738
  3026. #define RADEON_CP_IB_BUFSZ                  0x073c
  3027.  
  3028. #define RADEON_CP_CSQ_CNTL                  0x0740
  3029. #       define RADEON_CSQ_CNT_PRIMARY_MASK     (0xff << 0)
  3030. #       define RADEON_CSQ_PRIDIS_INDDIS        (0    << 28)
  3031. #       define RADEON_CSQ_PRIPIO_INDDIS        (1    << 28)
  3032. #       define RADEON_CSQ_PRIBM_INDDIS         (2    << 28)
  3033. #       define RADEON_CSQ_PRIPIO_INDBM         (3    << 28)
  3034. #       define RADEON_CSQ_PRIBM_INDBM          (4    << 28)
  3035. #       define RADEON_CSQ_PRIPIO_INDPIO        (15   << 28)
  3036. #define RADEON_CP_CSQ_STAT                  0x07f8
  3037. #       define RADEON_CSQ_RPTR_PRIMARY_MASK    (0xff <<  0)
  3038. #       define RADEON_CSQ_WPTR_PRIMARY_MASK    (0xff <<  8)
  3039. #       define RADEON_CSQ_RPTR_INDIRECT_MASK   (0xff << 16)
  3040. #       define RADEON_CSQ_WPTR_INDIRECT_MASK   (0xff << 24)
  3041. #define RADEON_CP_CSQ_ADDR                  0x07f0
  3042. #define RADEON_CP_CSQ_DATA                  0x07f4
  3043. #define RADEON_CP_CSQ_APER_PRIMARY          0x1000
  3044. #define RADEON_CP_CSQ_APER_INDIRECT         0x1300
  3045.  
  3046. #define RADEON_CP_RB_WPTR_DELAY             0x0718
  3047. #       define RADEON_PRE_WRITE_TIMER_SHIFT    0
  3048. #       define RADEON_PRE_WRITE_LIMIT_SHIFT    23
  3049.  
  3050. #define RADEON_AIC_CNTL                     0x01d0
  3051. #       define RADEON_PCIGART_TRANSLATE_EN     (1 << 0)
  3052. #define RADEON_AIC_LO_ADDR                  0x01dc
  3053.  
  3054.  
  3055.  
  3056.                                 /* Constants */
  3057. #define RADEON_LAST_FRAME_REG               RADEON_GUI_SCRATCH_REG0
  3058. #define RADEON_LAST_CLEAR_REG               RADEON_GUI_SCRATCH_REG2
  3059.  
  3060.  
  3061.  
  3062.                                 /* CP packet types */
  3063. #define RADEON_CP_PACKET0                           0x00000000
  3064. #define RADEON_CP_PACKET1                           0x40000000
  3065. #define RADEON_CP_PACKET2                           0x80000000
  3066. #define RADEON_CP_PACKET3                           0xC0000000
  3067. #       define RADEON_CP_PACKET_MASK                0xC0000000
  3068. #       define RADEON_CP_PACKET_COUNT_MASK          0x3fff0000
  3069. #       define RADEON_CP_PACKET_MAX_DWORDS          (1 << 12)
  3070. #       define RADEON_CP_PACKET0_REG_MASK           0x000007ff
  3071. #       define RADEON_CP_PACKET1_REG0_MASK          0x000007ff
  3072. #       define RADEON_CP_PACKET1_REG1_MASK          0x003ff800
  3073.  
  3074. #define RADEON_CP_PACKET0_ONE_REG_WR                0x00008000
  3075.  
  3076. #define RADEON_CP_PACKET3_NOP                       0xC0001000
  3077. #define RADEON_CP_PACKET3_NEXT_CHAR                 0xC0001900
  3078. #define RADEON_CP_PACKET3_PLY_NEXTSCAN              0xC0001D00
  3079. #define RADEON_CP_PACKET3_SET_SCISSORS              0xC0001E00
  3080. #define RADEON_CP_PACKET3_3D_RNDR_GEN_INDX_PRIM     0xC0002300
  3081. #define RADEON_CP_PACKET3_LOAD_MICROCODE            0xC0002400
  3082. #define RADEON_CP_PACKET3_WAIT_FOR_IDLE             0xC0002600
  3083. #define RADEON_CP_PACKET3_3D_DRAW_VBUF              0xC0002800
  3084. #define RADEON_CP_PACKET3_3D_DRAW_IMMD              0xC0002900
  3085. #define RADEON_CP_PACKET3_3D_DRAW_INDX              0xC0002A00
  3086. #define RADEON_CP_PACKET3_LOAD_PALETTE              0xC0002C00
  3087. #define R200_CP_PACKET3_3D_DRAW_IMMD_2              0xc0003500
  3088. #define RADEON_CP_PACKET3_3D_LOAD_VBPNTR            0xC0002F00
  3089. #define RADEON_CP_PACKET3_CNTL_PAINT                0xC0009100
  3090. #define RADEON_CP_PACKET3_CNTL_BITBLT               0xC0009200
  3091. #define RADEON_CP_PACKET3_CNTL_SMALLTEXT            0xC0009300
  3092. #define RADEON_CP_PACKET3_CNTL_HOSTDATA_BLT         0xC0009400
  3093. #define RADEON_CP_PACKET3_CNTL_POLYLINE             0xC0009500
  3094. #define RADEON_CP_PACKET3_CNTL_POLYSCANLINES        0xC0009800
  3095. #define RADEON_CP_PACKET3_CNTL_PAINT_MULTI          0xC0009A00
  3096. #define RADEON_CP_PACKET3_CNTL_BITBLT_MULTI         0xC0009B00
  3097. #define RADEON_CP_PACKET3_CNTL_TRANS_BITBLT         0xC0009C00
  3098.  
  3099.  
  3100. #define RADEON_CP_VC_FRMT_XY                        0x00000000
  3101. #define RADEON_CP_VC_FRMT_W0                        0x00000001
  3102. #define RADEON_CP_VC_FRMT_FPCOLOR                   0x00000002
  3103. #define RADEON_CP_VC_FRMT_FPALPHA                   0x00000004
  3104. #define RADEON_CP_VC_FRMT_PKCOLOR                   0x00000008
  3105. #define RADEON_CP_VC_FRMT_FPSPEC                    0x00000010
  3106. #define RADEON_CP_VC_FRMT_FPFOG                     0x00000020
  3107. #define RADEON_CP_VC_FRMT_PKSPEC                    0x00000040
  3108. #define RADEON_CP_VC_FRMT_ST0                       0x00000080
  3109. #define RADEON_CP_VC_FRMT_ST1                       0x00000100
  3110. #define RADEON_CP_VC_FRMT_Q1                        0x00000200
  3111. #define RADEON_CP_VC_FRMT_ST2                       0x00000400
  3112. #define RADEON_CP_VC_FRMT_Q2                        0x00000800
  3113. #define RADEON_CP_VC_FRMT_ST3                       0x00001000
  3114. #define RADEON_CP_VC_FRMT_Q3                        0x00002000
  3115. #define RADEON_CP_VC_FRMT_Q0                        0x00004000
  3116. #define RADEON_CP_VC_FRMT_BLND_WEIGHT_CNT_MASK      0x00038000
  3117. #define RADEON_CP_VC_FRMT_N0                        0x00040000
  3118. #define RADEON_CP_VC_FRMT_XY1                       0x08000000
  3119. #define RADEON_CP_VC_FRMT_Z1                        0x10000000
  3120. #define RADEON_CP_VC_FRMT_W1                        0x20000000
  3121. #define RADEON_CP_VC_FRMT_N1                        0x40000000
  3122. #define RADEON_CP_VC_FRMT_Z                         0x80000000
  3123.  
  3124. #define RADEON_CP_VC_CNTL_PRIM_TYPE_NONE            0x00000000
  3125. #define RADEON_CP_VC_CNTL_PRIM_TYPE_POINT           0x00000001
  3126. #define RADEON_CP_VC_CNTL_PRIM_TYPE_LINE            0x00000002
  3127. #define RADEON_CP_VC_CNTL_PRIM_TYPE_LINE_STRIP      0x00000003
  3128. #define RADEON_CP_VC_CNTL_PRIM_TYPE_TRI_LIST        0x00000004
  3129. #define RADEON_CP_VC_CNTL_PRIM_TYPE_TRI_FAN         0x00000005
  3130. #define RADEON_CP_VC_CNTL_PRIM_TYPE_TRI_STRIP       0x00000006
  3131. #define RADEON_CP_VC_CNTL_PRIM_TYPE_TRI_TYPE_2      0x00000007
  3132. #define RADEON_CP_VC_CNTL_PRIM_TYPE_RECT_LIST       0x00000008
  3133. #define RADEON_CP_VC_CNTL_PRIM_TYPE_3VRT_POINT_LIST 0x00000009
  3134. #define RADEON_CP_VC_CNTL_PRIM_TYPE_3VRT_LINE_LIST  0x0000000a
  3135. #define RADEON_CP_VC_CNTL_PRIM_WALK_IND             0x00000010
  3136. #define RADEON_CP_VC_CNTL_PRIM_WALK_LIST            0x00000020
  3137. #define RADEON_CP_VC_CNTL_PRIM_WALK_RING            0x00000030
  3138. #define RADEON_CP_VC_CNTL_COLOR_ORDER_BGRA          0x00000000
  3139. #define RADEON_CP_VC_CNTL_COLOR_ORDER_RGBA          0x00000040
  3140. #define RADEON_CP_VC_CNTL_MAOS_ENABLE               0x00000080
  3141. #define RADEON_CP_VC_CNTL_VTX_FMT_NON_RADEON_MODE   0x00000000
  3142. #define RADEON_CP_VC_CNTL_VTX_FMT_RADEON_MODE       0x00000100
  3143. #define RADEON_CP_VC_CNTL_TCL_DISABLE               0x00000000
  3144. #define RADEON_CP_VC_CNTL_TCL_ENABLE                0x00000200
  3145. #define RADEON_CP_VC_CNTL_NUM_SHIFT                 16
  3146.  
  3147. #define RADEON_VS_MATRIX_0_ADDR                   0
  3148. #define RADEON_VS_MATRIX_1_ADDR                   4
  3149. #define RADEON_VS_MATRIX_2_ADDR                   8
  3150. #define RADEON_VS_MATRIX_3_ADDR                  12
  3151. #define RADEON_VS_MATRIX_4_ADDR                  16
  3152. #define RADEON_VS_MATRIX_5_ADDR                  20
  3153. #define RADEON_VS_MATRIX_6_ADDR                  24
  3154. #define RADEON_VS_MATRIX_7_ADDR                  28
  3155. #define RADEON_VS_MATRIX_8_ADDR                  32
  3156. #define RADEON_VS_MATRIX_9_ADDR                  36
  3157. #define RADEON_VS_MATRIX_10_ADDR                 40
  3158. #define RADEON_VS_MATRIX_11_ADDR                 44
  3159. #define RADEON_VS_MATRIX_12_ADDR                 48
  3160. #define RADEON_VS_MATRIX_13_ADDR                 52
  3161. #define RADEON_VS_MATRIX_14_ADDR                 56
  3162. #define RADEON_VS_MATRIX_15_ADDR                 60
  3163. #define RADEON_VS_LIGHT_AMBIENT_ADDR             64
  3164. #define RADEON_VS_LIGHT_DIFFUSE_ADDR             72
  3165. #define RADEON_VS_LIGHT_SPECULAR_ADDR            80
  3166. #define RADEON_VS_LIGHT_DIRPOS_ADDR              88
  3167. #define RADEON_VS_LIGHT_HWVSPOT_ADDR             96
  3168. #define RADEON_VS_LIGHT_ATTENUATION_ADDR        104
  3169. #define RADEON_VS_MATRIX_EYE2CLIP_ADDR          112
  3170. #define RADEON_VS_UCP_ADDR                      116
  3171. #define RADEON_VS_GLOBAL_AMBIENT_ADDR           122
  3172. #define RADEON_VS_FOG_PARAM_ADDR                123
  3173. #define RADEON_VS_EYE_VECTOR_ADDR               124
  3174.  
  3175. #define RADEON_SS_LIGHT_DCD_ADDR                  0
  3176. #define RADEON_SS_LIGHT_SPOT_EXPONENT_ADDR        8
  3177. #define RADEON_SS_LIGHT_SPOT_CUTOFF_ADDR         16
  3178. #define RADEON_SS_LIGHT_SPECULAR_THRESH_ADDR     24
  3179. #define RADEON_SS_LIGHT_RANGE_CUTOFF_ADDR        32
  3180. #define RADEON_SS_VERT_GUARD_CLIP_ADJ_ADDR       48
  3181. #define RADEON_SS_VERT_GUARD_DISCARD_ADJ_ADDR    49
  3182. #define RADEON_SS_HORZ_GUARD_CLIP_ADJ_ADDR       50
  3183. #define RADEON_SS_HORZ_GUARD_DISCARD_ADJ_ADDR    51
  3184. #define RADEON_SS_SHININESS                      60
  3185.  
  3186. #define RADEON_TV_MASTER_CNTL                    0x0800
  3187. #       define RADEON_TV_ASYNC_RST               (1 <<  0)
  3188. #       define RADEON_CRT_ASYNC_RST              (1 <<  1)
  3189. #       define RADEON_RESTART_PHASE_FIX          (1 <<  3)
  3190. #       define RADEON_TV_FIFO_ASYNC_RST          (1 <<  4)
  3191. #       define RADEON_VIN_ASYNC_RST              (1 <<  5)
  3192. #       define RADEON_AUD_ASYNC_RST              (1 <<  6)
  3193. #       define RADEON_DVS_ASYNC_RST              (1 <<  7)
  3194. #       define RADEON_CRT_FIFO_CE_EN             (1 <<  9)
  3195. #       define RADEON_TV_FIFO_CE_EN              (1 << 10)
  3196. #       define RADEON_RE_SYNC_NOW_SEL_MASK       (3 << 14)
  3197. #       define RADEON_TVCLK_ALWAYS_ONb           (1 << 30)
  3198. #       define RADEON_TV_ON                      (1 << 31)
  3199. #define RADEON_TV_PRE_DAC_MUX_CNTL               0x0888
  3200. #       define RADEON_Y_RED_EN                   (1 << 0)
  3201. #       define RADEON_C_GRN_EN                   (1 << 1)
  3202. #       define RADEON_CMP_BLU_EN                 (1 << 2)
  3203. #       define RADEON_DAC_DITHER_EN              (1 << 3)
  3204. #       define RADEON_RED_MX_FORCE_DAC_DATA      (6 << 4)
  3205. #       define RADEON_GRN_MX_FORCE_DAC_DATA      (6 << 8)
  3206. #       define RADEON_BLU_MX_FORCE_DAC_DATA      (6 << 12)
  3207. #       define RADEON_TV_FORCE_DAC_DATA_SHIFT    16
  3208. #define RADEON_TV_RGB_CNTL                           0x0804
  3209. #       define RADEON_SWITCH_TO_BLUE              (1 <<  4)
  3210. #       define RADEON_RGB_DITHER_EN               (1 <<  5)
  3211. #       define RADEON_RGB_SRC_SEL_MASK            (3 <<  8)
  3212. #       define RADEON_RGB_SRC_SEL_CRTC1           (0 <<  8)
  3213. #       define RADEON_RGB_SRC_SEL_RMX             (1 <<  8)
  3214. #       define RADEON_RGB_SRC_SEL_CRTC2           (2 <<  8)
  3215. #       define RADEON_RGB_CONVERT_BY_PASS         (1 << 10)
  3216. #       define RADEON_UVRAM_READ_MARGIN_SHIFT     16
  3217. #       define RADEON_FIFORAM_FFMACRO_READ_MARGIN_SHIFT   20
  3218. #       define RADEON_TVOUT_SCALE_EN              (1 << 26)
  3219. #define RADEON_TV_SYNC_CNTL                          0x0808
  3220. #       define RADEON_SYNC_OE                     (1 <<  0)
  3221. #       define RADEON_SYNC_OUT                    (1 <<  1)
  3222. #       define RADEON_SYNC_IN                     (1 <<  2)
  3223. #       define RADEON_SYNC_PUB                    (1 <<  3)
  3224. #       define RADEON_SYNC_PD                     (1 <<  4)
  3225. #       define RADEON_TV_SYNC_IO_DRIVE            (1 <<  5)
  3226. #define RADEON_TV_HTOTAL                             0x080c
  3227. #define RADEON_TV_HDISP                              0x0810
  3228. #define RADEON_TV_HSTART                             0x0818
  3229. #define RADEON_TV_HCOUNT                             0x081C
  3230. #define RADEON_TV_VTOTAL                             0x0820
  3231. #define RADEON_TV_VDISP                              0x0824
  3232. #define RADEON_TV_VCOUNT                             0x0828
  3233. #define RADEON_TV_FTOTAL                             0x082c
  3234. #define RADEON_TV_FCOUNT                             0x0830
  3235. #define RADEON_TV_FRESTART                           0x0834
  3236. #define RADEON_TV_HRESTART                           0x0838
  3237. #define RADEON_TV_VRESTART                           0x083c
  3238. #define RADEON_TV_HOST_READ_DATA                     0x0840
  3239. #define RADEON_TV_HOST_WRITE_DATA                    0x0844
  3240. #define RADEON_TV_HOST_RD_WT_CNTL                    0x0848
  3241. #       define RADEON_HOST_FIFO_RD               (1 << 12)
  3242. #       define RADEON_HOST_FIFO_RD_ACK           (1 << 13)
  3243. #       define RADEON_HOST_FIFO_WT               (1 << 14)
  3244. #       define RADEON_HOST_FIFO_WT_ACK           (1 << 15)
  3245. #define RADEON_TV_VSCALER_CNTL1                      0x084c
  3246. #       define RADEON_UV_INC_MASK                0xffff
  3247. #       define RADEON_UV_INC_SHIFT               0
  3248. #       define RADEON_Y_W_EN                     (1 << 24)
  3249. #       define RADEON_RESTART_FIELD              (1 << 29) /* restart on field 0 */
  3250. #       define RADEON_Y_DEL_W_SIG_SHIFT          26
  3251. #define RADEON_TV_TIMING_CNTL                        0x0850
  3252. #       define RADEON_H_INC_MASK                 0xfff
  3253. #       define RADEON_H_INC_SHIFT                0
  3254. #       define RADEON_REQ_Y_FIRST                (1 << 19)
  3255. #       define RADEON_FORCE_BURST_ALWAYS         (1 << 21)
  3256. #       define RADEON_UV_POST_SCALE_BYPASS       (1 << 23)
  3257. #       define RADEON_UV_OUTPUT_POST_SCALE_SHIFT 24
  3258. #define RADEON_TV_VSCALER_CNTL2                      0x0854
  3259. #       define RADEON_DITHER_MODE                (1 <<  0)
  3260. #       define RADEON_Y_OUTPUT_DITHER_EN         (1 <<  1)
  3261. #       define RADEON_UV_OUTPUT_DITHER_EN        (1 <<  2)
  3262. #       define RADEON_UV_TO_BUF_DITHER_EN        (1 <<  3)
  3263. #define RADEON_TV_Y_FALL_CNTL                        0x0858
  3264. #       define RADEON_Y_FALL_PING_PONG           (1 << 16)
  3265. #       define RADEON_Y_COEF_EN                  (1 << 17)
  3266. #define RADEON_TV_Y_RISE_CNTL                        0x085c
  3267. #       define RADEON_Y_RISE_PING_PONG           (1 << 16)
  3268. #define RADEON_TV_Y_SAW_TOOTH_CNTL                   0x0860
  3269. #define RADEON_TV_UPSAMP_AND_GAIN_CNTL               0x0864
  3270. #       define RADEON_YUPSAMP_EN                 (1 <<  0)
  3271. #       define RADEON_UVUPSAMP_EN                (1 <<  2)
  3272. #define RADEON_TV_GAIN_LIMIT_SETTINGS                0x0868
  3273. #       define RADEON_Y_GAIN_LIMIT_SHIFT         0
  3274. #       define RADEON_UV_GAIN_LIMIT_SHIFT        16
  3275. #define RADEON_TV_LINEAR_GAIN_SETTINGS               0x086c
  3276. #       define RADEON_Y_GAIN_SHIFT               0
  3277. #       define RADEON_UV_GAIN_SHIFT              16
  3278. #define RADEON_TV_MODULATOR_CNTL1                    0x0870
  3279. #       define RADEON_YFLT_EN                    (1 <<  2)
  3280. #       define RADEON_UVFLT_EN                   (1 <<  3)
  3281. #       define RADEON_ALT_PHASE_EN               (1 <<  6)
  3282. #       define RADEON_SYNC_TIP_LEVEL             (1 <<  7)
  3283. #       define RADEON_BLANK_LEVEL_SHIFT          8
  3284. #       define RADEON_SET_UP_LEVEL_SHIFT         16
  3285. #       define RADEON_SLEW_RATE_LIMIT            (1 << 23)
  3286. #       define RADEON_CY_FILT_BLEND_SHIFT        28
  3287. #define RADEON_TV_MODULATOR_CNTL2                    0x0874
  3288. #       define RADEON_TV_U_BURST_LEVEL_MASK     0x1ff
  3289. #       define RADEON_TV_V_BURST_LEVEL_MASK     0x1ff
  3290. #       define RADEON_TV_V_BURST_LEVEL_SHIFT    16
  3291. #define RADEON_TV_CRC_CNTL                           0x0890
  3292. #define RADEON_TV_UV_ADR                             0x08ac
  3293. #       define RADEON_MAX_UV_ADR_MASK            0x000000ff
  3294. #       define RADEON_MAX_UV_ADR_SHIFT           0
  3295. #       define RADEON_TABLE1_BOT_ADR_MASK        0x0000ff00
  3296. #       define RADEON_TABLE1_BOT_ADR_SHIFT       8
  3297. #       define RADEON_TABLE3_TOP_ADR_MASK        0x00ff0000
  3298. #       define RADEON_TABLE3_TOP_ADR_SHIFT       16
  3299. #       define RADEON_HCODE_TABLE_SEL_MASK       0x06000000
  3300. #       define RADEON_HCODE_TABLE_SEL_SHIFT      25
  3301. #       define RADEON_VCODE_TABLE_SEL_MASK       0x18000000
  3302. #       define RADEON_VCODE_TABLE_SEL_SHIFT      27
  3303. #       define RADEON_TV_MAX_FIFO_ADDR           0x1a7
  3304. #       define RADEON_TV_MAX_FIFO_ADDR_INTERNAL  0x1ff
  3305. #define RADEON_TV_PLL_FINE_CNTL                      0x0020     /* PLL */
  3306. #define RADEON_TV_PLL_CNTL                           0x0021     /* PLL */
  3307. #       define RADEON_TV_M0LO_MASK               0xff
  3308. #       define RADEON_TV_M0HI_MASK               0x7
  3309. #       define RADEON_TV_M0HI_SHIFT              18
  3310. #       define RADEON_TV_N0LO_MASK               0x1ff
  3311. #       define RADEON_TV_N0LO_SHIFT              8
  3312. #       define RADEON_TV_N0HI_MASK               0x3
  3313. #       define RADEON_TV_N0HI_SHIFT              21
  3314. #       define RADEON_TV_P_MASK                  0xf
  3315. #       define RADEON_TV_P_SHIFT                 24
  3316. #       define RADEON_TV_SLIP_EN                 (1 << 23)
  3317. #       define RADEON_TV_DTO_EN                  (1 << 28)
  3318. #define RADEON_TV_PLL_CNTL1                          0x0022     /* PLL */
  3319. #       define RADEON_TVPLL_RESET                (1 <<  1)
  3320. #       define RADEON_TVPLL_SLEEP                (1 <<  3)
  3321. #       define RADEON_TVPLL_REFCLK_SEL           (1 <<  4)
  3322. #       define RADEON_TVPCP_SHIFT                8
  3323. #       define RADEON_TVPCP_MASK                 (7 << 8)
  3324. #       define RADEON_TVPVG_SHIFT                11
  3325. #       define RADEON_TVPVG_MASK                 (7 << 11)
  3326. #       define RADEON_TVPDC_SHIFT                14
  3327. #       define RADEON_TVPDC_MASK                 (3 << 14)
  3328. #       define RADEON_TVPLL_TEST_DIS             (1 << 31)
  3329. #       define RADEON_TVCLK_SRC_SEL_TVPLL        (1 << 30)
  3330.  
  3331. #define RADEON_RS480_UNK_e30                    0xe30
  3332. #define RADEON_RS480_UNK_e34                    0xe34
  3333. #define RADEON_RS480_UNK_e38                    0xe38
  3334. #define RADEON_RS480_UNK_e3c                    0xe3c
  3335.  
  3336. #define RS690_MC_INDEX                          0x78
  3337. #       define RS690_MC_INDEX_MASK              0x1ff
  3338. #       define RS690_MC_INDEX_WR_EN             (1 << 9)
  3339. #       define RS690_MC_INDEX_WR_ACK            0x7f
  3340. #define RS690_MC_DATA                           0x7c
  3341.  
  3342. #define RS690_MC_FB_LOCATION                    0x100
  3343. #define RS690_MC_AGP_LOCATION                   0x101
  3344. #define RS690_MC_AGP_BASE                       0x102
  3345. #define RS690_MC_STATUS                         0x90
  3346. #define RS690_MC_STATUS_IDLE                     (1 << 0)
  3347.  
  3348. #define AVIVO_MC_INDEX                                          0x0070
  3349. #define R520_MC_STATUS 0x00
  3350. #define R520_MC_STATUS_IDLE (1<<1)
  3351. #define RV515_MC_STATUS 0x08
  3352. #define RV515_MC_STATUS_IDLE (1<<4)
  3353. #define AVIVO_MC_DATA                                           0x0074
  3354.  
  3355. #define RV515_MC_FB_LOCATION 0x1
  3356. #define RV515_MC_AGP_LOCATION 0x2
  3357. #define R520_MC_FB_LOCATION 0x4
  3358. #define R520_MC_AGP_LOCATION 0x5
  3359.  
  3360. #define AVIVO_HDP_FB_LOCATION 0x134
  3361.  
  3362. #define AVIVO_D1VGA_CONTROL                                     0x0330
  3363. #       define AVIVO_DVGA_CONTROL_MODE_ENABLE (1<<0)
  3364. #       define AVIVO_DVGA_CONTROL_TIMING_SELECT (1<<8)
  3365. #       define AVIVO_DVGA_CONTROL_SYNC_POLARITY_SELECT (1<<9)
  3366. #       define AVIVO_DVGA_CONTROL_OVERSCAN_TIMING_SELECT (1<<10)
  3367. #       define AVIVO_DVGA_CONTROL_OVERSCAN_COLOR_EN (1<<16)
  3368. #       define AVIVO_DVGA_CONTROL_ROTATE (1<<24)
  3369. #define AVIVO_D2VGA_CONTROL                                     0x0338
  3370.  
  3371. #define AVIVO_EXT1_PPLL_REF_DIV_SRC                             0x400
  3372. #define AVIVO_EXT1_PPLL_REF_DIV                                 0x404
  3373. #define AVIVO_EXT1_PPLL_UPDATE_LOCK                             0x408
  3374. #define AVIVO_EXT1_PPLL_UPDATE_CNTL                             0x40c
  3375.  
  3376. #define AVIVO_EXT2_PPLL_REF_DIV_SRC                             0x410
  3377. #define AVIVO_EXT2_PPLL_REF_DIV                                 0x414
  3378. #define AVIVO_EXT2_PPLL_UPDATE_LOCK                             0x418
  3379. #define AVIVO_EXT2_PPLL_UPDATE_CNTL                             0x41c
  3380.  
  3381. #define AVIVO_EXT1_PPLL_FB_DIV                                   0x430
  3382. #define AVIVO_EXT2_PPLL_FB_DIV                                   0x434
  3383.  
  3384. #define AVIVO_EXT1_PPLL_POST_DIV_SRC                                 0x438
  3385. #define AVIVO_EXT1_PPLL_POST_DIV                                     0x43c
  3386.  
  3387. #define AVIVO_EXT2_PPLL_POST_DIV_SRC                                 0x440
  3388. #define AVIVO_EXT2_PPLL_POST_DIV                                     0x444
  3389.  
  3390. #define AVIVO_EXT1_PPLL_CNTL                                    0x448
  3391. #define AVIVO_EXT2_PPLL_CNTL                                    0x44c
  3392.  
  3393. #define AVIVO_P1PLL_CNTL                                        0x450
  3394. #define AVIVO_P2PLL_CNTL                                        0x454
  3395. #define AVIVO_P1PLL_INT_SS_CNTL                                 0x458
  3396. #define AVIVO_P2PLL_INT_SS_CNTL                                 0x45c
  3397. #define AVIVO_P1PLL_TMDSA_CNTL                                  0x460
  3398. #define AVIVO_P2PLL_LVTMA_CNTL                                  0x464
  3399.  
  3400. #define AVIVO_PCLK_CRTC1_CNTL                                   0x480
  3401. #define AVIVO_PCLK_CRTC2_CNTL                                   0x484
  3402.  
  3403. #define AVIVO_D1CRTC_H_TOTAL                                    0x6000
  3404. #define AVIVO_D1CRTC_H_BLANK_START_END                          0x6004
  3405. #define AVIVO_D1CRTC_H_SYNC_A                                   0x6008
  3406. #define AVIVO_D1CRTC_H_SYNC_A_CNTL                              0x600c
  3407. #define AVIVO_D1CRTC_H_SYNC_B                                   0x6010
  3408. #define AVIVO_D1CRTC_H_SYNC_B_CNTL                              0x6014
  3409.  
  3410. #define AVIVO_D1CRTC_V_TOTAL                                    0x6020
  3411. #define AVIVO_D1CRTC_V_BLANK_START_END                          0x6024
  3412. #define AVIVO_D1CRTC_V_SYNC_A                                   0x6028
  3413. #define AVIVO_D1CRTC_V_SYNC_A_CNTL                              0x602c
  3414. #define AVIVO_D1CRTC_V_SYNC_B                                   0x6030
  3415. #define AVIVO_D1CRTC_V_SYNC_B_CNTL                              0x6034
  3416.  
  3417. #define AVIVO_D1CRTC_CONTROL                                    0x6080
  3418. #       define AVIVO_CRTC_EN                            (1<<0)
  3419. #define AVIVO_D1CRTC_BLANK_CONTROL                              0x6084
  3420. #define AVIVO_D1CRTC_INTERLACE_CONTROL                          0x6088
  3421. #define AVIVO_D1CRTC_INTERLACE_STATUS                           0x608c
  3422. #define AVIVO_D1CRTC_STEREO_CONTROL                             0x60c4
  3423.  
  3424. /* master controls */
  3425. #define AVIVO_DC_CRTC_MASTER_EN                                 0x60f8
  3426. #define AVIVO_DC_CRTC_TV_CONTROL                                0x60fc
  3427.  
  3428. #define AVIVO_D1GRPH_ENABLE                                     0x6100
  3429. #define AVIVO_D1GRPH_CONTROL                                    0x6104
  3430. #       define AVIVO_D1GRPH_CONTROL_DEPTH_8BPP          (0<<0)
  3431. #       define AVIVO_D1GRPH_CONTROL_DEPTH_16BPP         (1<<0)
  3432. #       define AVIVO_D1GRPH_CONTROL_DEPTH_32BPP         (2<<0)
  3433. #       define AVIVO_D1GRPH_CONTROL_DEPTH_64BPP         (3<<0)
  3434.  
  3435. #       define AVIVO_D1GRPH_CONTROL_8BPP_INDEXED        (0<<8)
  3436.  
  3437. #       define AVIVO_D1GRPH_CONTROL_16BPP_ARGB1555      (0<<8)
  3438. #       define AVIVO_D1GRPH_CONTROL_16BPP_RGB565        (1<<8)
  3439. #       define AVIVO_D1GRPH_CONTROL_16BPP_ARGB4444      (2<<8)
  3440. #       define AVIVO_D1GRPH_CONTROL_16BPP_AI88          (3<<8)
  3441. #       define AVIVO_D1GRPH_CONTROL_16BPP_MONO16        (4<<8)
  3442.  
  3443. #       define AVIVO_D1GRPH_CONTROL_32BPP_ARGB8888      (0<<8)
  3444. #       define AVIVO_D1GRPH_CONTROL_32BPP_ARGB2101010   (1<<8)
  3445. #       define AVIVO_D1GRPH_CONTROL_32BPP_DIGITAL       (2<<8)
  3446. #       define AVIVO_D1GRPH_CONTROL_32BPP_8B_ARGB2101010 (3<<8)
  3447.  
  3448.  
  3449. #       define AVIVO_D1GRPH_CONTROL_64BPP_ARGB16161616  (0<<8)
  3450.  
  3451. #       define AVIVO_D1GRPH_SWAP_RB                     (1<<16)
  3452. #       define AVIVO_D1GRPH_TILED                       (1<<20)
  3453. #       define AVIVO_D1GRPH_MACRO_ADDRESS_MODE          (1<<21)
  3454.  
  3455. #define AVIVO_D1GRPH_LUT_SEL                                    0x6108
  3456. #define AVIVO_D1GRPH_PRIMARY_SURFACE_ADDRESS                    0x6110
  3457. #define AVIVO_D1GRPH_SECONDARY_SURFACE_ADDRESS                  0x6118
  3458. #define AVIVO_D1GRPH_PITCH                                      0x6120
  3459. #define AVIVO_D1GRPH_SURFACE_OFFSET_X                           0x6124
  3460. #define AVIVO_D1GRPH_SURFACE_OFFSET_Y                           0x6128
  3461. #define AVIVO_D1GRPH_X_START                                    0x612c
  3462. #define AVIVO_D1GRPH_Y_START                                    0x6130
  3463. #define AVIVO_D1GRPH_X_END                                      0x6134
  3464. #define AVIVO_D1GRPH_Y_END                                      0x6138
  3465. #define AVIVO_D1GRPH_UPDATE                                     0x6144
  3466. #       define AVIVO_D1GRPH_UPDATE_LOCK                 (1<<16)
  3467. #define AVIVO_D1GRPH_FLIP_CONTROL                               0x6148
  3468.  
  3469. #define AVIVO_D1CUR_CONTROL                     0x6400
  3470. #       define AVIVO_D1CURSOR_EN           (1<<0)
  3471. #       define AVIVO_D1CURSOR_MODE_SHIFT  8
  3472. #       define AVIVO_D1CURSOR_MODE_MASK   (0x3<<8)
  3473. #       define AVIVO_D1CURSOR_MODE_24BPP  (0x2)
  3474. #define AVIVO_D1CUR_SURFACE_ADDRESS             0x6408
  3475. #define AVIVO_D1CUR_SIZE                        0x6410
  3476. #define AVIVO_D1CUR_POSITION                    0x6414
  3477. #define AVIVO_D1CUR_HOT_SPOT                    0x6418
  3478.  
  3479. #define AVIVO_DC_LUT_RW_SELECT                  0x6480
  3480. #define AVIVO_DC_LUT_RW_MODE                    0x6484
  3481. #define AVIVO_DC_LUT_RW_INDEX                   0x6488
  3482. #define AVIVO_DC_LUT_SEQ_COLOR                  0x648c
  3483. #define AVIVO_DC_LUT_PWL_DATA                   0x6490
  3484. #define AVIVO_DC_LUT_30_COLOR                   0x6494
  3485. #define AVIVO_DC_LUT_READ_PIPE_SELECT           0x6498
  3486. #define AVIVO_DC_LUT_WRITE_EN_MASK              0x649c
  3487. #define AVIVO_DC_LUT_AUTOFILL                   0x64a0
  3488.  
  3489. #define AVIVO_DC_LUTA_CONTROL                   0x64c0
  3490. #define AVIVO_DC_LUTA_BLACK_OFFSET_BLUE         0x64c4
  3491. #define AVIVO_DC_LUTA_BLACK_OFFSET_GREEN        0x64c8
  3492. #define AVIVO_DC_LUTA_BLACK_OFFSET_RED          0x64cc
  3493. #define AVIVO_DC_LUTA_WHITE_OFFSET_BLUE         0x64d0
  3494. #define AVIVO_DC_LUTA_WHITE_OFFSET_GREEN        0x64d4
  3495. #define AVIVO_DC_LUTA_WHITE_OFFSET_RED          0x64d8
  3496.  
  3497.  
  3498. #define AVIVO_D1MODE_DESKTOP_HEIGHT             0x652C
  3499. #define AVIVO_D1MODE_VIEWPORT_START             0x6580
  3500. #define AVIVO_D1MODE_VIEWPORT_SIZE              0x6584
  3501. #define AVIVO_D1MODE_EXT_OVERSCAN_LEFT_RIGHT    0x6588
  3502. #define AVIVO_D1MODE_EXT_OVERSCAN_TOP_BOTTOM    0x658c
  3503.  
  3504. #define AVIVO_D1SCL_SCALER_ENABLE               0x6590
  3505. #define AVIVO_D1SCL_SCALER_TAP_CONTROL          0x6594
  3506. #define AVIVO_D1SCL_UPDATE                      0x65cc
  3507. #       define AVIVO_D1SCL_UPDATE_LOCK         (1<<16)
  3508.  
  3509. /* second crtc */
  3510. #define AVIVO_D2CRTC_H_TOTAL                                    0x6800
  3511. #define AVIVO_D2CRTC_H_BLANK_START_END                          0x6804
  3512. #define AVIVO_D2CRTC_H_SYNC_A                                   0x6808
  3513. #define AVIVO_D2CRTC_H_SYNC_A_CNTL                              0x680c
  3514. #define AVIVO_D2CRTC_H_SYNC_B                                   0x6810
  3515. #define AVIVO_D2CRTC_H_SYNC_B_CNTL                              0x6814
  3516.  
  3517. #define AVIVO_D2CRTC_V_TOTAL                                    0x6820
  3518. #define AVIVO_D2CRTC_V_BLANK_START_END                          0x6824
  3519. #define AVIVO_D2CRTC_V_SYNC_A                                   0x6828
  3520. #define AVIVO_D2CRTC_V_SYNC_A_CNTL                              0x682c
  3521. #define AVIVO_D2CRTC_V_SYNC_B                                   0x6830
  3522. #define AVIVO_D2CRTC_V_SYNC_B_CNTL                              0x6834
  3523.  
  3524. #define AVIVO_D2CRTC_CONTROL                                    0x6880
  3525. #define AVIVO_D2CRTC_BLANK_CONTROL                              0x6884
  3526. #define AVIVO_D2CRTC_INTERLACE_CONTROL                          0x6888
  3527. #define AVIVO_D2CRTC_INTERLACE_STATUS                           0x688c
  3528. #define AVIVO_D2CRTC_STEREO_CONTROL                             0x68c4
  3529.  
  3530. #define AVIVO_D2GRPH_ENABLE                                     0x6900
  3531. #define AVIVO_D2GRPH_CONTROL                                    0x6904
  3532. #define AVIVO_D2GRPH_LUT_SEL                                    0x6908
  3533. #define AVIVO_D2GRPH_PRIMARY_SURFACE_ADDRESS                    0x6910
  3534. #define AVIVO_D2GRPH_SECONDARY_SURFACE_ADDRESS                  0x6918
  3535. #define AVIVO_D2GRPH_PITCH                                      0x6920
  3536. #define AVIVO_D2GRPH_SURFACE_OFFSET_X                           0x6924
  3537. #define AVIVO_D2GRPH_SURFACE_OFFSET_Y                           0x6928
  3538. #define AVIVO_D2GRPH_X_START                                    0x692c
  3539. #define AVIVO_D2GRPH_Y_START                                    0x6930
  3540. #define AVIVO_D2GRPH_X_END                                      0x6934
  3541. #define AVIVO_D2GRPH_Y_END                                      0x6938
  3542. #define AVIVO_D2GRPH_UPDATE                                     0x6944
  3543. #define AVIVO_D2GRPH_FLIP_CONTROL                               0x6948
  3544.  
  3545. #define AVIVO_D2CUR_CONTROL                     0x6c00
  3546. #define AVIVO_D2CUR_SURFACE_ADDRESS             0x6c08
  3547. #define AVIVO_D2CUR_SIZE                        0x6c10
  3548. #define AVIVO_D2CUR_POSITION                    0x6c14
  3549.  
  3550. #define AVIVO_D2MODE_VIEWPORT_START             0x6d80
  3551. #define AVIVO_D2MODE_VIEWPORT_SIZE              0x6d84
  3552. #define AVIVO_D2MODE_EXT_OVERSCAN_LEFT_RIGHT    0x6d88
  3553. #define AVIVO_D2MODE_EXT_OVERSCAN_TOP_BOTTOM    0x6d8c
  3554.  
  3555. #define AVIVO_D2SCL_SCALER_ENABLE               0x6d90
  3556. #define AVIVO_D2SCL_SCALER_TAP_CONTROL          0x6d94
  3557.  
  3558. #define AVIVO_DACA_ENABLE                                       0x7800
  3559. #       define AVIVO_DAC_ENABLE                         (1 << 0)
  3560. #define AVIVO_DACA_SOURCE_SELECT                                0x7804
  3561. #       define AVIVO_DAC_SOURCE_CRTC1                   (0 << 0)
  3562. #       define AVIVO_DAC_SOURCE_CRTC2                   (1 << 0)
  3563. #       define AVIVO_DAC_SOURCE_TV                      (2 << 0)
  3564.  
  3565. #define AVIVO_DACA_FORCE_OUTPUT_CNTL                            0x783c
  3566. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_FORCE_DATA_EN             (1 << 0)
  3567. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_DATA_SEL_SHIFT            (8)
  3568. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_DATA_SEL_BLUE             (1 << 0)
  3569. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_DATA_SEL_GREEN            (1 << 1)
  3570. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_DATA_SEL_RED              (1 << 2)
  3571. # define AVIVO_DACA_FORCE_OUTPUT_CNTL_DATA_ON_BLANKB_ONLY       (1 << 24)
  3572. #define AVIVO_DACA_POWERDOWN                                    0x7850
  3573. # define AVIVO_DACA_POWERDOWN_POWERDOWN                         (1 << 0)
  3574. # define AVIVO_DACA_POWERDOWN_BLUE                              (1 << 8)
  3575. # define AVIVO_DACA_POWERDOWN_GREEN                             (1 << 16)
  3576. # define AVIVO_DACA_POWERDOWN_RED                               (1 << 24)
  3577.  
  3578. #define AVIVO_DACB_ENABLE                                       0x7a00
  3579. #define AVIVO_DACB_SOURCE_SELECT                                0x7a04
  3580. #define AVIVO_DACB_FORCE_OUTPUT_CNTL                            0x7a3c
  3581. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_FORCE_DATA_EN             (1 << 0)
  3582. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_DATA_SEL_SHIFT            (8)
  3583. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_DATA_SEL_BLUE             (1 << 0)
  3584. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_DATA_SEL_GREEN            (1 << 1)
  3585. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_DATA_SEL_RED              (1 << 2)
  3586. # define AVIVO_DACB_FORCE_OUTPUT_CNTL_DATA_ON_BLANKB_ONLY       (1 << 24)
  3587. #define AVIVO_DACB_POWERDOWN                                    0x7a50
  3588. # define AVIVO_DACB_POWERDOWN_POWERDOWN                         (1 << 0)
  3589. # define AVIVO_DACB_POWERDOWN_BLUE                              (1 << 8)
  3590. # define AVIVO_DACB_POWERDOWN_GREEN                             (1 << 16)
  3591. # define AVIVO_DACB_POWERDOWN_RED
  3592.  
  3593. #define AVIVO_TMDSA_CNTL                    0x7880
  3594. #   define AVIVO_TMDSA_CNTL_ENABLE               (1 << 0)
  3595. #   define AVIVO_TMDSA_CNTL_HPD_MASK             (1 << 4)
  3596. #   define AVIVO_TMDSA_CNTL_HPD_SELECT           (1 << 8)
  3597. #   define AVIVO_TMDSA_CNTL_SYNC_PHASE           (1 << 12)
  3598. #   define AVIVO_TMDSA_CNTL_PIXEL_ENCODING       (1 << 16)
  3599. #   define AVIVO_TMDSA_CNTL_DUAL_LINK_ENABLE     (1 << 24)
  3600. #   define AVIVO_TMDSA_CNTL_SWAP                 (1 << 28)
  3601. #define AVIVO_TMDSA_SOURCE_SELECT                               0x7884
  3602. /* 78a8 appears to be some kind of (reasonably tolerant) clock?
  3603.  * 78d0 definitely hits the transmitter, definitely clock. */
  3604. /* MYSTERY1 This appears to control dithering? */
  3605. #define AVIVO_TMDSA_BIT_DEPTH_CONTROL           0x7894
  3606. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TRUNCATE_EN           (1 << 0)
  3607. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TRUNCATE_DEPTH        (1 << 4)
  3608. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_SPATIAL_DITHER_EN     (1 << 8)
  3609. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_SPATIAL_DITHER_DEPTH  (1 << 12)
  3610. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_EN    (1 << 16)
  3611. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_DEPTH (1 << 20)
  3612. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TEMPORAL_LEVEL        (1 << 24)
  3613. #   define AVIVO_TMDS_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_RESET (1 << 26)
  3614. #define AVIVO_TMDSA_DCBALANCER_CONTROL                  0x78d0
  3615. #   define AVIVO_TMDSA_DCBALANCER_CONTROL_EN                  (1 << 0)
  3616. #   define AVIVO_TMDSA_DCBALANCER_CONTROL_TEST_EN             (1 << 8)
  3617. #   define AVIVO_TMDSA_DCBALANCER_CONTROL_TEST_IN_SHIFT       (16)
  3618. #   define AVIVO_TMDSA_DCBALANCER_CONTROL_FORCE               (1 << 24)
  3619. #define AVIVO_TMDSA_DATA_SYNCHRONIZATION                0x78d8
  3620. #   define AVIVO_TMDSA_DATA_SYNCHRONIZATION_DSYNSEL           (1 << 0)
  3621. #   define AVIVO_TMDSA_DATA_SYNCHRONIZATION_PFREQCHG          (1 << 8)
  3622. #define AVIVO_TMDSA_CLOCK_ENABLE            0x7900
  3623. #define AVIVO_TMDSA_TRANSMITTER_ENABLE              0x7904
  3624. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_TX0_ENABLE          (1 << 0)
  3625. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKC0EN             (1 << 1)
  3626. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD00EN            (1 << 2)
  3627. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD01EN            (1 << 3)
  3628. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD02EN            (1 << 4)
  3629. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_TX1_ENABLE          (1 << 8)
  3630. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD10EN            (1 << 10)
  3631. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD11EN            (1 << 11)
  3632. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKD12EN            (1 << 12)
  3633. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_TX_ENABLE_HPD_MASK  (1 << 16)
  3634. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKCEN_HPD_MASK     (1 << 17)
  3635. #   define AVIVO_TMDSA_TRANSMITTER_ENABLE_LNKDEN_HPD_MASK     (1 << 18)
  3636.  
  3637. #define AVIVO_TMDSA_TRANSMITTER_CONTROL                         0x7910
  3638. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_PLL_ENABLE       (1 << 0)
  3639. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_PLL_RESET        (1 << 1)
  3640. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_PLL_HPD_MASK_SHIFT       (2)
  3641. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_IDSCKSEL         (1 << 4)
  3642. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_BGSLEEP          (1 << 5)
  3643. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_PLL_PWRUP_SEQ_EN (1 << 6)
  3644. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_TMCLK            (1 << 8)
  3645. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_TMCLK_FROM_PADS  (1 << 13)
  3646. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_TDCLK            (1 << 14)
  3647. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_TDCLK_FROM_PADS  (1 << 15)
  3648. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_CLK_PATTERN_SHIFT (16)
  3649. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_BYPASS_PLL       (1 << 28)
  3650. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_USE_CLK_DATA     (1 << 29)
  3651. #       define AVIVO_TMDSA_TRANSMITTER_CONTROL_INPUT_TEST_CLK_SEL       (1 << 31)
  3652.  
  3653. #define AVIVO_LVTMA_CNTL                                        0x7a80
  3654. #   define AVIVO_LVTMA_CNTL_ENABLE               (1 << 0)
  3655. #   define AVIVO_LVTMA_CNTL_HPD_MASK             (1 << 4)
  3656. #   define AVIVO_LVTMA_CNTL_HPD_SELECT           (1 << 8)
  3657. #   define AVIVO_LVTMA_CNTL_SYNC_PHASE           (1 << 12)
  3658. #   define AVIVO_LVTMA_CNTL_PIXEL_ENCODING       (1 << 16)
  3659. #   define AVIVO_LVTMA_CNTL_DUAL_LINK_ENABLE     (1 << 24)
  3660. #   define AVIVO_LVTMA_CNTL_SWAP                 (1 << 28)
  3661. #define AVIVO_LVTMA_SOURCE_SELECT                               0x7a84
  3662. #define AVIVO_LVTMA_COLOR_FORMAT                                0x7a88
  3663. #define AVIVO_LVTMA_BIT_DEPTH_CONTROL                           0x7a94
  3664. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TRUNCATE_EN           (1 << 0)
  3665. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TRUNCATE_DEPTH        (1 << 4)
  3666. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_SPATIAL_DITHER_EN     (1 << 8)
  3667. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_SPATIAL_DITHER_DEPTH  (1 << 12)
  3668. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_EN    (1 << 16)
  3669. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_DEPTH (1 << 20)
  3670. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TEMPORAL_LEVEL        (1 << 24)
  3671. #   define AVIVO_LVTMA_BIT_DEPTH_CONTROL_TEMPORAL_DITHER_RESET (1 << 26)
  3672.  
  3673.  
  3674.  
  3675. #define AVIVO_LVTMA_DCBALANCER_CONTROL                  0x7ad0
  3676. #   define AVIVO_LVTMA_DCBALANCER_CONTROL_EN                  (1 << 0)
  3677. #   define AVIVO_LVTMA_DCBALANCER_CONTROL_TEST_EN             (1 << 8)
  3678. #   define AVIVO_LVTMA_DCBALANCER_CONTROL_TEST_IN_SHIFT       (16)
  3679. #   define AVIVO_LVTMA_DCBALANCER_CONTROL_FORCE               (1 << 24)
  3680.  
  3681. #define AVIVO_LVTMA_DATA_SYNCHRONIZATION                0x78d8
  3682. #   define AVIVO_LVTMA_DATA_SYNCHRONIZATION_DSYNSEL           (1 << 0)
  3683. #   define AVIVO_LVTMA_DATA_SYNCHRONIZATION_PFREQCHG          (1 << 8)
  3684. #define R500_LVTMA_CLOCK_ENABLE                 0x7b00
  3685. #define R600_LVTMA_CLOCK_ENABLE                 0x7b04
  3686.  
  3687. #define R500_LVTMA_TRANSMITTER_ENABLE              0x7b04
  3688. #define R600_LVTMA_TRANSMITTER_ENABLE              0x7b08
  3689. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKC0EN             (1 << 1)
  3690. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD00EN            (1 << 2)
  3691. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD01EN            (1 << 3)
  3692. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD02EN            (1 << 4)
  3693. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD03EN            (1 << 5)
  3694. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKC1EN             (1 << 9)
  3695. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD10EN            (1 << 10)
  3696. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD11EN            (1 << 11)
  3697. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKD12EN            (1 << 12)
  3698. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKCEN_HPD_MASK     (1 << 17)
  3699. #   define AVIVO_LVTMA_TRANSMITTER_ENABLE_LNKDEN_HPD_MASK     (1 << 18)
  3700.  
  3701. #define R500_LVTMA_TRANSMITTER_CONTROL                          0x7b10
  3702. #define R600_LVTMA_TRANSMITTER_CONTROL                          0x7b14
  3703. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_PLL_ENABLE         (1 << 0)
  3704. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_PLL_RESET          (1 << 1)
  3705. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_PLL_HPD_MASK_SHIFT (2)
  3706. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_IDSCKSEL           (1 << 4)
  3707. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_BGSLEEP            (1 << 5)
  3708. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_PLL_PWRUP_SEQ_EN   (1 << 6)
  3709. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_TMCLK              (1 << 8)
  3710. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_TMCLK_FROM_PADS    (1 << 13)
  3711. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_TDCLK              (1 << 14)
  3712. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_TDCLK_FROM_PADS    (1 << 15)
  3713. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_CLK_PATTERN_SHIFT  (16)
  3714. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_BYPASS_PLL         (1 << 28)
  3715. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_USE_CLK_DATA       (1 << 29)
  3716. #       define AVIVO_LVTMA_TRANSMITTER_CONTROL_INPUT_TEST_CLK_SEL (1 << 31)
  3717.  
  3718. #define R500_LVTMA_PWRSEQ_CNTL                                          0x7af0
  3719. #define R600_LVTMA_PWRSEQ_CNTL                                          0x7af4
  3720. #       define AVIVO_LVTMA_PWRSEQ_EN                                        (1 << 0)
  3721. #       define AVIVO_LVTMA_PWRSEQ_PLL_ENABLE_MASK                           (1 << 2)
  3722. #       define AVIVO_LVTMA_PWRSEQ_PLL_RESET_MASK                            (1 << 3)
  3723. #       define AVIVO_LVTMA_PWRSEQ_TARGET_STATE                              (1 << 4)
  3724. #       define AVIVO_LVTMA_SYNCEN                                           (1 << 8)
  3725. #       define AVIVO_LVTMA_SYNCEN_OVRD                                      (1 << 9)
  3726. #       define AVIVO_LVTMA_SYNCEN_POL                                       (1 << 10)
  3727. #       define AVIVO_LVTMA_DIGON                                            (1 << 16)
  3728. #       define AVIVO_LVTMA_DIGON_OVRD                                       (1 << 17)
  3729. #       define AVIVO_LVTMA_DIGON_POL                                        (1 << 18)
  3730. #       define AVIVO_LVTMA_BLON                                             (1 << 24)
  3731. #       define AVIVO_LVTMA_BLON_OVRD                                        (1 << 25)
  3732. #       define AVIVO_LVTMA_BLON_POL                                         (1 << 26)
  3733.  
  3734. #define R500_LVTMA_PWRSEQ_STATE                        0x7af4
  3735. #define R600_LVTMA_PWRSEQ_STATE                        0x7af8
  3736. #       define AVIVO_LVTMA_PWRSEQ_STATE_TARGET_STATE_R          (1 << 0)
  3737. #       define AVIVO_LVTMA_PWRSEQ_STATE_DIGON                   (1 << 1)
  3738. #       define AVIVO_LVTMA_PWRSEQ_STATE_SYNCEN                  (1 << 2)
  3739. #       define AVIVO_LVTMA_PWRSEQ_STATE_BLON                    (1 << 3)
  3740. #       define AVIVO_LVTMA_PWRSEQ_STATE_DONE                    (1 << 4)
  3741. #       define AVIVO_LVTMA_PWRSEQ_STATE_STATUS_SHIFT            (8)
  3742.  
  3743. #define AVIVO_LVDS_BACKLIGHT_CNTL                       0x7af8
  3744. #       define AVIVO_LVDS_BACKLIGHT_CNTL_EN                     (1 << 0)
  3745. #       define AVIVO_LVDS_BACKLIGHT_LEVEL_MASK          0x0000ff00
  3746. #       define AVIVO_LVDS_BACKLIGHT_LEVEL_SHIFT         8
  3747.  
  3748. #define AVIVO_GPIO_0                        0x7e30
  3749. #define AVIVO_GPIO_1                        0x7e40
  3750. #define AVIVO_GPIO_2                        0x7e50
  3751. #define AVIVO_GPIO_3                        0x7e60
  3752.  
  3753. #define AVIVO_DC_GPIO_HPD_Y                 0x7e9c
  3754.  
  3755. #define AVIVO_I2C_STATUS                                        0x7d30
  3756. #       define AVIVO_I2C_STATUS_DONE                            (1 << 0)
  3757. #       define AVIVO_I2C_STATUS_NACK                            (1 << 1)
  3758. #       define AVIVO_I2C_STATUS_HALT                            (1 << 2)
  3759. #       define AVIVO_I2C_STATUS_GO                              (1 << 3)
  3760. #       define AVIVO_I2C_STATUS_MASK                            0x7
  3761. /* If radeon_mm_i2c is to be believed, this is HALT, NACK, and maybe
  3762.  * DONE? */
  3763. #       define AVIVO_I2C_STATUS_CMD_RESET                       0x7
  3764. #       define AVIVO_I2C_STATUS_CMD_WAIT                        (1 << 3)
  3765. #define AVIVO_I2C_STOP                                          0x7d34
  3766. #define AVIVO_I2C_START_CNTL                            0x7d38
  3767. #       define AVIVO_I2C_START                                          (1 << 8)
  3768. #       define AVIVO_I2C_CONNECTOR0                                     (0 << 16)
  3769. #       define AVIVO_I2C_CONNECTOR1                                     (1 << 16)
  3770. #define R520_I2C_START (1<<0)
  3771. #define R520_I2C_STOP (1<<1)
  3772. #define R520_I2C_RX (1<<2)
  3773. #define R520_I2C_EN (1<<8)
  3774. #define R520_I2C_DDC1 (0<<16)
  3775. #define R520_I2C_DDC2 (1<<16)
  3776. #define R520_I2C_DDC3 (2<<16)
  3777. #define R520_I2C_DDC_MASK (3<<16)
  3778. #define AVIVO_I2C_CONTROL2                                      0x7d3c
  3779. #       define AVIVO_I2C_7D3C_SIZE_SHIFT                        8
  3780. #       define AVIVO_I2C_7D3C_SIZE_MASK                         (0xf << 8)
  3781. #define AVIVO_I2C_CONTROL3                                              0x7d40
  3782. /* Reading is done 4 bytes at a time: read the bottom 8 bits from
  3783.  * 7d44, four times in a row.
  3784.  * Writing is a little more complex.  First write DATA with
  3785.  * 0xnnnnnnzz, then 0xnnnnnnyy, where nnnnnn is some non-deterministic
  3786.  * magic number, zz is, I think, the slave address, and yy is the byte
  3787.  * you want to write. */
  3788. #define AVIVO_I2C_DATA                                          0x7d44
  3789. #define R520_I2C_ADDR_COUNT_MASK (0x7)
  3790. #define R520_I2C_DATA_COUNT_SHIFT (8)
  3791. #define R520_I2C_DATA_COUNT_MASK (0xF00)
  3792. #define AVIVO_I2C_CNTL                                          0x7d50
  3793. #       define AVIVO_I2C_EN                                                     (1 << 0)
  3794. #       define AVIVO_I2C_RESET                                          (1 << 8)
  3795.  
  3796. #define R600_MC_VM_FB_LOCATION                                     0x2180
  3797. #define R600_MC_VM_AGP_TOP                                         0x2184
  3798. #define R600_MC_VM_AGP_BOT                                         0x2188
  3799. #define R600_MC_VM_AGP_BASE                                        0x218c
  3800. #define R600_MC_VM_SYSTEM_APERTURE_LOW_ADDR                        0x2190
  3801. #define R600_MC_VM_SYSTEM_APERTURE_HIGH_ADDR                       0x2194
  3802. #define R600_MC_VM_SYSTEM_APERTURE_DEFAULT_ADDR                    0x2198
  3803.  
  3804. #define R600_HDP_NONSURFACE_BASE                                0x2c04
  3805.  
  3806. #define R600_BUS_CNTL                                           0x5420
  3807. #define R600_CONFIG_CNTL                                        0x5424
  3808. #define R600_CONFIG_MEMSIZE                                     0x5428
  3809. #define R600_CONFIG_F0_BASE                                     0x542C
  3810. #define R600_CONFIG_APER_SIZE                                   0x5430
  3811.  
  3812. #define R600_BIOS_0_SCRATCH               0x1724
  3813. #define R600_BIOS_1_SCRATCH               0x1728
  3814. #define R600_BIOS_2_SCRATCH               0x172c
  3815. #define R600_BIOS_3_SCRATCH               0x1730
  3816. #define R600_BIOS_4_SCRATCH               0x1734
  3817. #define R600_BIOS_5_SCRATCH               0x1738
  3818. #define R600_BIOS_6_SCRATCH               0x173c
  3819. #define R600_BIOS_7_SCRATCH               0x1740
  3820.  
  3821. #define R300_GB_TILE_CONFIG                             0x4018
  3822. #       define R300_ENABLE_TILING                       (1 << 0)
  3823. #       define R300_PIPE_COUNT_RV350                    (0 << 1)
  3824. #       define R300_PIPE_COUNT_R300                     (3 << 1)
  3825. #       define R300_PIPE_COUNT_R420_3P                  (6 << 1)
  3826. #       define R300_PIPE_COUNT_R420                     (7 << 1)
  3827. #       define R300_TILE_SIZE_8                         (0 << 4)
  3828. #       define R300_TILE_SIZE_16                        (1 << 4)
  3829. #       define R300_TILE_SIZE_32                        (2 << 4)
  3830. #       define R300_SUBPIXEL_1_12                       (0 << 16)
  3831. #       define R300_SUBPIXEL_1_16                       (1 << 16)
  3832. #define R300_GB_SELECT                                  0x401c
  3833. #define R300_GB_ENABLE                                  0x4008
  3834. #define R300_GB_AA_CONFIG                               0x4020
  3835. #define R300_GB_MSPOS0                                  0x4010
  3836. #       define R300_MS_X0_SHIFT                         0
  3837. #       define R300_MS_Y0_SHIFT                         4
  3838. #       define R300_MS_X1_SHIFT                         8
  3839. #       define R300_MS_Y1_SHIFT                         12
  3840. #       define R300_MS_X2_SHIFT                         16
  3841. #       define R300_MS_Y2_SHIFT                         20
  3842. #       define R300_MSBD0_Y_SHIFT                       24
  3843. #       define R300_MSBD0_X_SHIFT                       28
  3844. #define R300_GB_MSPOS1                                  0x4014
  3845. #       define R300_MS_X3_SHIFT                         0
  3846. #       define R300_MS_Y3_SHIFT                         4
  3847. #       define R300_MS_X4_SHIFT                         8
  3848. #       define R300_MS_Y4_SHIFT                         12
  3849. #       define R300_MS_X5_SHIFT                         16
  3850. #       define R300_MS_Y5_SHIFT                         20
  3851. #       define R300_MSBD1_SHIFT                         24
  3852.  
  3853. #define R300_GA_POLY_MODE                               0x4288
  3854. #       define R300_FRONT_PTYPE_POINT                   (0 << 4)
  3855. #       define R300_FRONT_PTYPE_LINE                    (1 << 4)
  3856. #       define R300_FRONT_PTYPE_TRIANGE                 (2 << 4)
  3857. #       define R300_BACK_PTYPE_POINT                    (0 << 7)
  3858. #       define R300_BACK_PTYPE_LINE                     (1 << 7)
  3859. #       define R300_BACK_PTYPE_TRIANGE                  (2 << 7)
  3860. #define R300_GA_ROUND_MODE                              0x428c
  3861. #       define R300_GEOMETRY_ROUND_TRUNC                (0 << 0)
  3862. #       define R300_GEOMETRY_ROUND_NEAREST              (1 << 0)
  3863. #       define R300_COLOR_ROUND_TRUNC                   (0 << 2)
  3864. #       define R300_COLOR_ROUND_NEAREST                 (1 << 2)
  3865. #define R300_GA_COLOR_CONTROL                           0x4278
  3866. #       define R300_RGB0_SHADING_SOLID                  (0 << 0)
  3867. #       define R300_RGB0_SHADING_FLAT                   (1 << 0)
  3868. #       define R300_RGB0_SHADING_GOURAUD                (2 << 0)
  3869. #       define R300_ALPHA0_SHADING_SOLID                (0 << 2)
  3870. #       define R300_ALPHA0_SHADING_FLAT                 (1 << 2)
  3871. #       define R300_ALPHA0_SHADING_GOURAUD              (2 << 2)
  3872. #       define R300_RGB1_SHADING_SOLID                  (0 << 4)
  3873. #       define R300_RGB1_SHADING_FLAT                   (1 << 4)
  3874. #       define R300_RGB1_SHADING_GOURAUD                (2 << 4)
  3875. #       define R300_ALPHA1_SHADING_SOLID                (0 << 6)
  3876. #       define R300_ALPHA1_SHADING_FLAT                 (1 << 6)
  3877. #       define R300_ALPHA1_SHADING_GOURAUD              (2 << 6)
  3878. #       define R300_RGB2_SHADING_SOLID                  (0 << 8)
  3879. #       define R300_RGB2_SHADING_FLAT                   (1 << 8)
  3880. #       define R300_RGB2_SHADING_GOURAUD                (2 << 8)
  3881. #       define R300_ALPHA2_SHADING_SOLID                (0 << 10)
  3882. #       define R300_ALPHA2_SHADING_FLAT                 (1 << 10)
  3883. #       define R300_ALPHA2_SHADING_GOURAUD              (2 << 10)
  3884. #       define R300_RGB3_SHADING_SOLID                  (0 << 12)
  3885. #       define R300_RGB3_SHADING_FLAT                   (1 << 12)
  3886. #       define R300_RGB3_SHADING_GOURAUD                (2 << 12)
  3887. #       define R300_ALPHA3_SHADING_SOLID                (0 << 14)
  3888. #       define R300_ALPHA3_SHADING_FLAT                 (1 << 14)
  3889. #       define R300_ALPHA3_SHADING_GOURAUD              (2 << 14)
  3890. #define R300_GA_OFFSET                                  0x4290
  3891.  
  3892. #define R300_VAP_CNTL_STATUS                            0x2140
  3893. #       define R300_PVS_BYPASS                          (1 << 8)
  3894. #define R300_VAP_PVS_STATE_FLUSH_REG                    0x2284
  3895. #define R300_VAP_CNTL                                   0x2080
  3896. #       define R300_PVS_NUM_SLOTS_SHIFT                 0
  3897. #       define R300_PVS_NUM_CNTLRS_SHIFT                4
  3898. #       define R300_PVS_NUM_FPUS_SHIFT                  8
  3899. #       define R300_VF_MAX_VTX_NUM_SHIFT                18
  3900. #       define R300_GL_CLIP_SPACE_DEF                   (0 << 22)
  3901. #       define R300_DX_CLIP_SPACE_DEF                   (1 << 22)
  3902. #define R300_VAP_VTE_CNTL                               0x20B0
  3903. #       define R300_VPORT_X_SCALE_ENA                   (1 << 0)
  3904. #       define R300_VPORT_X_OFFSET_ENA                  (1 << 1)
  3905. #       define R300_VPORT_Y_SCALE_ENA                   (1 << 2)
  3906. #       define R300_VPORT_Y_OFFSET_ENA                  (1 << 3)
  3907. #       define R300_VPORT_Z_SCALE_ENA                   (1 << 4)
  3908. #       define R300_VPORT_Z_OFFSET_ENA                  (1 << 5)
  3909. #       define R300_VTX_XY_FMT                          (1 << 8)
  3910. #       define R300_VTX_Z_FMT                           (1 << 9)
  3911. #       define R300_VTX_W0_FMT                          (1 << 10)
  3912. #define R300_VAP_PSC_SGN_NORM_CNTL                      0x21DC
  3913. #define R300_VAP_PROG_STREAM_CNTL_0                     0x2150
  3914. #       define R300_DATA_TYPE_0_SHIFT                   0
  3915. #       define R300_DATA_TYPE_FLOAT_1                   0
  3916. #       define R300_DATA_TYPE_FLOAT_2                   1
  3917. #       define R300_DATA_TYPE_FLOAT_3                   2
  3918. #       define R300_DATA_TYPE_FLOAT_4                   3
  3919. #       define R300_DATA_TYPE_BYTE                      4
  3920. #       define R300_DATA_TYPE_D3DCOLOR                  5
  3921. #       define R300_DATA_TYPE_SHORT_2                   6
  3922. #       define R300_DATA_TYPE_SHORT_4                   7
  3923. #       define R300_DATA_TYPE_VECTOR_3_TTT              8
  3924. #       define R300_DATA_TYPE_VECTOR_3_EET              9
  3925. #       define R300_SKIP_DWORDS_0_SHIFT                 4
  3926. #       define R300_DST_VEC_LOC_0_SHIFT                 8
  3927. #       define R300_LAST_VEC_0                          (1 << 13)
  3928. #       define R300_SIGNED_0                            (1 << 14)
  3929. #       define R300_NORMALIZE_0                         (1 << 15)
  3930. #       define R300_DATA_TYPE_1_SHIFT                   16
  3931. #       define R300_SKIP_DWORDS_1_SHIFT                 20
  3932. #       define R300_DST_VEC_LOC_1_SHIFT                 24
  3933. #       define R300_LAST_VEC_1                          (1 << 29)
  3934. #       define R300_SIGNED_1                            (1 << 30)
  3935. #       define R300_NORMALIZE_1                         (1 << 31)
  3936. #define R300_VAP_PROG_STREAM_CNTL_1                     0x2154
  3937. #       define R300_DATA_TYPE_2_SHIFT                   0
  3938. #       define R300_SKIP_DWORDS_2_SHIFT                 4
  3939. #       define R300_DST_VEC_LOC_2_SHIFT                 8
  3940. #       define R300_LAST_VEC_2                          (1 << 13)
  3941. #       define R300_SIGNED_2                            (1 << 14)
  3942. #       define R300_NORMALIZE_2                         (1 << 15)
  3943. #       define R300_DATA_TYPE_3_SHIFT                   16
  3944. #       define R300_SKIP_DWORDS_3_SHIFT                 20
  3945. #       define R300_DST_VEC_LOC_3_SHIFT                 24
  3946. #       define R300_LAST_VEC_3                          (1 << 29)
  3947. #       define R300_SIGNED_3                            (1 << 30)
  3948. #       define R300_NORMALIZE_3                         (1 << 31)
  3949. #define R300_VAP_PROG_STREAM_CNTL_EXT_0                 0x21e0
  3950. #       define R300_SWIZZLE_SELECT_X_0_SHIFT            0
  3951. #       define R300_SWIZZLE_SELECT_Y_0_SHIFT            3
  3952. #       define R300_SWIZZLE_SELECT_Z_0_SHIFT            6
  3953. #       define R300_SWIZZLE_SELECT_W_0_SHIFT            9
  3954. #       define R300_SWIZZLE_SELECT_X                    0
  3955. #       define R300_SWIZZLE_SELECT_Y                    1
  3956. #       define R300_SWIZZLE_SELECT_Z                    2
  3957. #       define R300_SWIZZLE_SELECT_W                    3
  3958. #       define R300_SWIZZLE_SELECT_FP_ZERO              4
  3959. #       define R300_SWIZZLE_SELECT_FP_ONE               5
  3960. #       define R300_WRITE_ENA_0_SHIFT                   12
  3961. #       define R300_WRITE_ENA_X                         1
  3962. #       define R300_WRITE_ENA_Y                         2
  3963. #       define R300_WRITE_ENA_Z                         4
  3964. #       define R300_WRITE_ENA_W                         8
  3965. #       define R300_SWIZZLE_SELECT_X_1_SHIFT            16
  3966. #       define R300_SWIZZLE_SELECT_Y_1_SHIFT            19
  3967. #       define R300_SWIZZLE_SELECT_Z_1_SHIFT            22
  3968. #       define R300_SWIZZLE_SELECT_W_1_SHIFT            25
  3969. #       define R300_WRITE_ENA_1_SHIFT                   28
  3970. #define R300_VAP_PROG_STREAM_CNTL_EXT_1                 0x21e4
  3971. #       define R300_SWIZZLE_SELECT_X_2_SHIFT            0
  3972. #       define R300_SWIZZLE_SELECT_Y_2_SHIFT            3
  3973. #       define R300_SWIZZLE_SELECT_Z_2_SHIFT            6
  3974. #       define R300_SWIZZLE_SELECT_W_2_SHIFT            9
  3975. #       define R300_WRITE_ENA_2_SHIFT                   12
  3976. #       define R300_SWIZZLE_SELECT_X_3_SHIFT            16
  3977. #       define R300_SWIZZLE_SELECT_Y_3_SHIFT            19
  3978. #       define R300_SWIZZLE_SELECT_Z_3_SHIFT            22
  3979. #       define R300_SWIZZLE_SELECT_W_3_SHIFT            25
  3980. #       define R300_WRITE_ENA_3_SHIFT                   28
  3981. #define R300_VAP_PVS_CODE_CNTL_0                        0x22D0
  3982. #       define R300_PVS_FIRST_INST_SHIFT                0
  3983. #       define R300_PVS_XYZW_VALID_INST_SHIFT           10
  3984. #       define R300_PVS_LAST_INST_SHIFT                 20
  3985. #define R300_VAP_PVS_CODE_CNTL_1                        0x22D8
  3986. #       define R300_PVS_LAST_VTX_SRC_INST_SHIFT         0
  3987. #define R300_VAP_PVS_VECTOR_INDX_REG                    0x2200
  3988. #define R300_VAP_PVS_VECTOR_DATA_REG                    0x2204
  3989. #define R300_VAP_PVS_FLOW_CNTL_OPC                      0x22DC
  3990. #define R300_VAP_OUT_VTX_FMT_0                          0x2090
  3991. #       define R300_VTX_POS_PRESENT                     (1 << 0)
  3992. #       define R300_VTX_COLOR_0_PRESENT                 (1 << 1)
  3993. #       define R300_VTX_COLOR_1_PRESENT                 (1 << 2)
  3994. #       define R300_VTX_COLOR_2_PRESENT                 (1 << 3)
  3995. #       define R300_VTX_COLOR_3_PRESENT                 (1 << 4)
  3996. #       define R300_VTX_PT_SIZE_PRESENT                 (1 << 16)
  3997. #define R300_VAP_OUT_VTX_FMT_1                          0x2094
  3998. #       define R300_TEX_0_COMP_CNT_SHIFT                0
  3999. #       define R300_TEX_1_COMP_CNT_SHIFT                3
  4000. #       define R300_TEX_2_COMP_CNT_SHIFT                6
  4001. #       define R300_TEX_3_COMP_CNT_SHIFT                9
  4002. #       define R300_TEX_4_COMP_CNT_SHIFT                12
  4003. #       define R300_TEX_5_COMP_CNT_SHIFT                15
  4004. #       define R300_TEX_6_COMP_CNT_SHIFT                18
  4005. #       define R300_TEX_7_COMP_CNT_SHIFT                21
  4006. #define R300_VAP_VTX_SIZE                               0x20b4
  4007. #define R300_VAP_GB_VERT_CLIP_ADJ                       0x2220
  4008. #define R300_VAP_GB_VERT_DISC_ADJ                       0x2224
  4009. #define R300_VAP_GB_HORZ_CLIP_ADJ                       0x2228
  4010. #define R300_VAP_GB_HORZ_DISC_ADJ                       0x222c
  4011. #define R300_VAP_CLIP_CNTL                              0x221c
  4012. #       define R300_UCP_ENA_0                           (1 << 0)
  4013. #       define R300_UCP_ENA_1                           (1 << 1)
  4014. #       define R300_UCP_ENA_2                           (1 << 2)
  4015. #       define R300_UCP_ENA_3                           (1 << 3)
  4016. #       define R300_UCP_ENA_4                           (1 << 4)
  4017. #       define R300_UCP_ENA_5                           (1 << 5)
  4018. #       define R300_PS_UCP_MODE_SHIFT                   14
  4019. #       define R300_CLIP_DISABLE                        (1 << 16)
  4020. #       define R300_UCP_CULL_ONLY_ENA                   (1 << 17)
  4021. #       define R300_BOUNDARY_EDGE_FLAG_ENA              (1 << 18)
  4022.  
  4023. #define R300_SU_TEX_WRAP                                0x42a0
  4024. #define R300_SU_POLY_OFFSET_ENABLE                      0x42b4
  4025. #define R300_SU_CULL_MODE                               0x42b8
  4026. #       define R300_CULL_FRONT                          (1 << 0)
  4027. #       define R300_CULL_BACK                           (1 << 1)
  4028. #       define R300_FACE_POS                            (0 << 2)
  4029. #       define R300_FACE_NEG                            (1 << 2)
  4030. #define R300_SU_DEPTH_SCALE                             0x42c0
  4031. #define R300_SU_DEPTH_OFFSET                            0x42c4
  4032.  
  4033. #define R300_RS_COUNT                                   0x4300
  4034. #       define R300_RS_COUNT_IT_COUNT_SHIFT             0
  4035. #       define R300_RS_COUNT_IC_COUNT_SHIFT             7
  4036. #       define R300_RS_COUNT_HIRES_EN                   (1 << 18)
  4037.  
  4038. #define R300_RS_IP_0                                    0x4310
  4039. #       define R300_RS_TEX_PTR(x)                       (x << 0)
  4040. #       define R300_RS_COL_PTR(x)                       (x << 6)
  4041. #       define R300_RS_COL_FMT(x)                       (x << 9)
  4042. #       define R300_RS_COL_FMT_RGBA                     0
  4043. #       define R300_RS_COL_FMT_RGB0                     2
  4044. #       define R300_RS_COL_FMT_RGB1                     3
  4045. #       define R300_RS_COL_FMT_000A                     4
  4046. #       define R300_RS_COL_FMT_0000                     5
  4047. #       define R300_RS_COL_FMT_0001                     6
  4048. #       define R300_RS_COL_FMT_111A                     8
  4049. #       define R300_RS_COL_FMT_1110                     9
  4050. #       define R300_RS_COL_FMT_1111                     10
  4051. #       define R300_RS_SEL_S(x)                         (x << 13)
  4052. #       define R300_RS_SEL_T(x)                         (x << 16)
  4053. #       define R300_RS_SEL_R(x)                         (x << 19)
  4054. #       define R300_RS_SEL_Q(x)                         (x << 22)
  4055. #       define R300_RS_SEL_C0                           0
  4056. #       define R300_RS_SEL_C1                           1
  4057. #       define R300_RS_SEL_C2                           2
  4058. #       define R300_RS_SEL_C3                           3
  4059. #       define R300_RS_SEL_K0                           4
  4060. #       define R300_RS_SEL_K1                           5
  4061. #define R300_RS_INST_COUNT                              0x4304
  4062. #       define R300_INST_COUNT_RS(x)                    (x << 0)
  4063. #       define R300_RS_W_EN                             (1 << 4)
  4064. #       define R300_TX_OFFSET_RS(x)                     (x << 5)
  4065. #define R300_RS_INST_0                                  0x4330
  4066. #       define R300_RS_INST_TEX_CN_WRITE                (1 << 3)
  4067.  
  4068. #define R300_TX_INVALTAGS                               0x4100
  4069. #define R300_TX_FILTER0_0                               0x4400
  4070. #       define R300_TX_CLAMP_S(x)                       (x << 0)
  4071. #       define R300_TX_CLAMP_T(x)                       (x << 3)
  4072. #       define R300_TX_CLAMP_R(x)                       (x << 6)
  4073. #       define R300_TX_CLAMP_WRAP                       0
  4074. #       define R300_TX_CLAMP_MIRROR                     1
  4075. #       define R300_TX_CLAMP_CLAMP_LAST                 2
  4076. #       define R300_TX_CLAMP_MIRROR_CLAMP_LAST          3
  4077. #       define R300_TX_CLAMP_CLAMP_BORDER               4
  4078. #       define R300_TX_CLAMP_MIRROR_CLAMP_BORDER        5
  4079. #       define R300_TX_CLAMP_CLAMP_GL                   6
  4080. #       define R300_TX_CLAMP_MIRROR_CLAMP_GL            7
  4081. #       define R300_TX_MAG_FILTER_NEAREST               (1 << 9)
  4082. #       define R300_TX_MIN_FILTER_NEAREST               (1 << 11)
  4083. #       define R300_TX_MAG_FILTER_LINEAR                (2 << 9)
  4084. #       define R300_TX_MIN_FILTER_LINEAR                (2 << 11)
  4085. #define R300_TX_FILTER1_0                               0x4440
  4086. #define R300_TX_FORMAT0_0                               0x4480
  4087. #       define R300_TXWIDTH_SHIFT                       0
  4088. #       define R300_TXHEIGHT_SHIFT                      11
  4089. #       define R300_NUM_LEVELS_SHIFT                    26
  4090. #       define R300_NUM_LEVELS_MASK                     0x
  4091. #       define R300_TXPROJECTED                         (1 << 30)
  4092. #       define R300_TXPITCH_EN                          (1 << 31)
  4093. #define R300_TX_FORMAT1_0                               0x44c0
  4094. #       define R300_TX_FORMAT_X8                    0x0
  4095. #       define R300_TX_FORMAT_X16                   0x1
  4096. #       define R300_TX_FORMAT_Y4X4                  0x2
  4097. #       define R300_TX_FORMAT_Y8X8                  0x3
  4098. #       define R300_TX_FORMAT_Y16X16                0x4
  4099. #       define R300_TX_FORMAT_Z3Y3X2                0x5
  4100. #       define R300_TX_FORMAT_Z5Y6X5                0x6
  4101. #       define R300_TX_FORMAT_Z6Y5X5                0x7
  4102. #       define R300_TX_FORMAT_Z11Y11X10             0x8
  4103. #       define R300_TX_FORMAT_Z10Y11X11             0x9
  4104. #       define R300_TX_FORMAT_W4Z4Y4X4              0xA
  4105. #       define R300_TX_FORMAT_W1Z5Y5X5              0xB
  4106. #       define R300_TX_FORMAT_W8Z8Y8X8              0xC
  4107. #       define R300_TX_FORMAT_W2Z10Y10X10           0xD
  4108. #       define R300_TX_FORMAT_W16Z16Y16X16          0xE
  4109. #       define R300_TX_FORMAT_DXT1                  0xF
  4110. #       define R300_TX_FORMAT_DXT3                  0x10
  4111. #       define R300_TX_FORMAT_DXT5                  0x11
  4112. #       define R300_TX_FORMAT_D3DMFT_CxV8U8         0x12     /* no swizzle */
  4113. #       define R300_TX_FORMAT_A8R8G8B8              0x13     /* no swizzle */
  4114. #       define R300_TX_FORMAT_B8G8_B8G8             0x14     /* no swizzle */
  4115. #       define R300_TX_FORMAT_G8R8_G8B8             0x15     /* no swizzle */
  4116. #       define R300_TX_FORMAT_VYUY422               0x14     /* no swizzle */
  4117. #       define R300_TX_FORMAT_YVYU422               0x15     /* no swizzle */
  4118. #       define R300_TX_FORMAT_X24_Y8                0x1e
  4119. #       define R300_TX_FORMAT_X32                   0x1e
  4120.         /* Floating point formats */
  4121.         /* Note - hardware supports both 16 and 32 bit floating point */
  4122. #       define R300_TX_FORMAT_FL_I16                0x18
  4123. #       define R300_TX_FORMAT_FL_I16A16             0x19
  4124. #       define R300_TX_FORMAT_FL_R16G16B16A16       0x1A
  4125. #       define R300_TX_FORMAT_FL_I32                0x1B
  4126. #       define R300_TX_FORMAT_FL_I32A32             0x1C
  4127. #       define R300_TX_FORMAT_FL_R32G32B32A32       0x1D
  4128.         /* alpha modes, convenience mostly */
  4129.         /* if you have alpha, pick constant appropriate to the
  4130.            number of channels (1 for I8, 2 for I8A8, 4 for R8G8B8A8, etc */
  4131. #       define R300_TX_FORMAT_ALPHA_1CH             0x000
  4132. #       define R300_TX_FORMAT_ALPHA_2CH             0x200
  4133. #       define R300_TX_FORMAT_ALPHA_4CH             0x600
  4134. #       define R300_TX_FORMAT_ALPHA_NONE            0xA00
  4135.         /* Swizzling */
  4136.         /* constants */
  4137. #       define R300_TX_FORMAT_X         0
  4138. #       define R300_TX_FORMAT_Y         1
  4139. #       define R300_TX_FORMAT_Z         2
  4140. #       define R300_TX_FORMAT_W         3
  4141. #       define R300_TX_FORMAT_ZERO      4
  4142. #       define R300_TX_FORMAT_ONE       5
  4143.         /* 2.0*Z, everything above 1.0 is set to 0.0 */
  4144. #       define R300_TX_FORMAT_CUT_Z     6
  4145.         /* 2.0*W, everything above 1.0 is set to 0.0 */
  4146. #       define R300_TX_FORMAT_CUT_W     7
  4147.  
  4148. #       define R300_TX_FORMAT_B_SHIFT   18
  4149. #       define R300_TX_FORMAT_G_SHIFT   15
  4150. #       define R300_TX_FORMAT_R_SHIFT   12
  4151. #       define R300_TX_FORMAT_A_SHIFT   9
  4152.  
  4153.         /* Convenience macro to take care of layout and swizzling */
  4154. #       define R300_EASY_TX_FORMAT(B, G, R, A, FMT)     (               \
  4155.                 ((R300_TX_FORMAT_##B)<<R300_TX_FORMAT_B_SHIFT)          \
  4156.                 | ((R300_TX_FORMAT_##G)<<R300_TX_FORMAT_G_SHIFT)        \
  4157.                 | ((R300_TX_FORMAT_##R)<<R300_TX_FORMAT_R_SHIFT)        \
  4158.                 | ((R300_TX_FORMAT_##A)<<R300_TX_FORMAT_A_SHIFT)        \
  4159.                 | (R300_TX_FORMAT_##FMT)                                \
  4160.                 )
  4161.  
  4162. #       define R300_TX_FORMAT_YUV_TO_RGB_CLAMP         (1 << 22)
  4163. #       define R300_TX_FORMAT_YUV_TO_RGB_NO_CLAMP      (2 << 22)
  4164. #       define R300_TX_FORMAT_SWAP_YUV                 (1 << 24)
  4165.  
  4166. #define R300_TX_FORMAT2_0                               0x4500
  4167. #define R300_TX_OFFSET_0                                0x4540
  4168. #       define R300_ENDIAN_SWAP_16_BIT                  (1 << 0)
  4169. #       define R300_ENDIAN_SWAP_32_BIT                  (2 << 0)
  4170. #       define R300_ENDIAN_SWAP_HALF_DWORD              (3 << 0)
  4171. #       define R300_MACRO_TILE                          (1 << 2);
  4172.  
  4173. #define R300_TX_ENABLE                                  0x4104
  4174. #       define R300_TEX_0_ENABLE                        (1 << 0)
  4175. #       define R300_TEX_1_ENABLE                        (1 << 1)
  4176.  
  4177. #define R300_US_W_FMT                                   0x46b4
  4178. #define R300_US_OUT_FMT_1                               0x46a8
  4179. #define R300_US_OUT_FMT_2                               0x46ac
  4180. #define R300_US_OUT_FMT_3                               0x46b0
  4181. #define R300_US_OUT_FMT_0                               0x46a4
  4182. #       define R300_OUT_FMT_C4_8                        (0 << 0)
  4183. #       define R300_OUT_FMT_C4_10                       (1 << 0)
  4184. #       define R300_OUT_FMT_C4_10_GAMMA                 (2 << 0)
  4185. #       define R300_OUT_FMT_C_16                        (3 << 0)
  4186. #       define R300_OUT_FMT_C2_16                       (4 << 0)
  4187. #       define R300_OUT_FMT_C4_16                       (5 << 0)
  4188. #       define R300_OUT_FMT_C_16_MPEG                   (6 << 0)
  4189. #       define R300_OUT_FMT_C2_16_MPEG                  (7 << 0)
  4190. #       define R300_OUT_FMT_C2_4                        (8 << 0)
  4191. #       define R300_OUT_FMT_C_3_3_2                     (9 << 0)
  4192. #       define R300_OUT_FMT_C_6_5_6                     (10 << 0)
  4193. #       define R300_OUT_FMT_C_11_11_10                  (11 << 0)
  4194. #       define R300_OUT_FMT_C_10_11_11                  (12 << 0)
  4195. #       define R300_OUT_FMT_C_2_10_10_10                (13 << 0)
  4196. #       define R300_OUT_FMT_UNUSED                      (15 << 0)
  4197. #       define R300_OUT_FMT_C_16_FP                     (16 << 0)
  4198. #       define R300_OUT_FMT_C2_16_FP                    (17 << 0)
  4199. #       define R300_OUT_FMT_C4_16_FP                    (18 << 0)
  4200. #       define R300_OUT_FMT_C_32_FP                     (19 << 0)
  4201. #       define R300_OUT_FMT_C2_32_FP                    (20 << 0)
  4202. #       define R300_OUT_FMT_C4_32_FP                    (21 << 0)
  4203. #       define R300_OUT_FMT_C0_SEL_ALPHA                (0 << 8)
  4204. #       define R300_OUT_FMT_C0_SEL_RED                  (1 << 8)
  4205. #       define R300_OUT_FMT_C0_SEL_GREEN                (2 << 8)
  4206. #       define R300_OUT_FMT_C0_SEL_BLUE                 (3 << 8)
  4207. #       define R300_OUT_FMT_C1_SEL_ALPHA                (0 << 10)
  4208. #       define R300_OUT_FMT_C1_SEL_RED                  (1 << 10)
  4209. #       define R300_OUT_FMT_C1_SEL_GREEN                (2 << 10)
  4210. #       define R300_OUT_FMT_C1_SEL_BLUE                 (3 << 10)
  4211. #       define R300_OUT_FMT_C2_SEL_ALPHA                (0 << 12)
  4212. #       define R300_OUT_FMT_C2_SEL_RED                  (1 << 12)
  4213. #       define R300_OUT_FMT_C2_SEL_GREEN                (2 << 12)
  4214. #       define R300_OUT_FMT_C2_SEL_BLUE                 (3 << 12)
  4215. #       define R300_OUT_FMT_C3_SEL_ALPHA                (0 << 14)
  4216. #       define R300_OUT_FMT_C3_SEL_RED                  (1 << 14)
  4217. #       define R300_OUT_FMT_C3_SEL_GREEN                (2 << 14)
  4218. #       define R300_OUT_FMT_C3_SEL_BLUE                 (3 << 14)
  4219. #define R300_US_CONFIG                                  0x4600
  4220. #       define R300_NLEVEL_SHIFT                        0
  4221. #       define R300_FIRST_TEX                           (1 << 3)
  4222. #       define R500_ZERO_TIMES_ANYTHING_EQUALS_ZERO     (1 << 1)
  4223. #define R300_US_PIXSIZE                                 0x4604
  4224. #define R300_US_CODE_OFFSET                             0x4608
  4225. #       define R300_ALU_CODE_OFFSET(x)                  (x << 0)
  4226. #       define R300_ALU_CODE_SIZE(x)                    (x << 6)
  4227. #       define R300_TEX_CODE_OFFSET(x)                  (x << 13)
  4228. #       define R300_TEX_CODE_SIZE(x)                    (x << 18)
  4229. #define R300_US_CODE_ADDR_0                             0x4610
  4230. #       define R300_ALU_START(x)                        (x << 0)
  4231. #       define R300_ALU_SIZE(x)                         (x << 6)
  4232. #       define R300_TEX_START(x)                        (x << 12)
  4233. #       define R300_TEX_SIZE(x)                         (x << 17)
  4234. #       define R300_RGBA_OUT                            (1 << 22)
  4235. #       define R300_W_OUT                               (1 << 23)
  4236. #define R300_US_CODE_ADDR_1                             0x4614
  4237. #define R300_US_CODE_ADDR_2                             0x4618
  4238. #define R300_US_CODE_ADDR_3                             0x461c
  4239. #define R300_US_TEX_INST_0                              0x4620
  4240. #       define R300_TEX_SRC_ADDR(x)                     (x << 0)
  4241. #       define R300_TEX_DST_ADDR(x)                     (x << 6)
  4242. #       define R300_TEX_ID(x)                           (x << 11)
  4243. #       define R300_TEX_INST(x)                         (x << 15)
  4244. #       define R300_TEX_INST_NOP                        0
  4245. #       define R300_TEX_INST_LD                         1
  4246. #       define R300_TEX_INST_TEXKILL                    2
  4247. #       define R300_TEX_INST_PROJ                       3
  4248. #       define R300_TEX_INST_LODBIAS                    4
  4249. #define R300_US_ALU_RGB_ADDR_0                          0x46c0
  4250. /* for ADDR0-2, values 0-31 specify a location in the pixel stack,
  4251.    values 32-63 specify a constant */
  4252. #       define R300_ALU_RGB_ADDR0(x)                    (x << 0)
  4253. #       define R300_ALU_RGB_ADDR1(x)                    (x << 6)
  4254. #       define R300_ALU_RGB_ADDR2(x)                    (x << 12)
  4255. /* ADDRD - where on the pixle stack the result of this instruction
  4256.    will be written */
  4257. #       define R300_ALU_RGB_ADDRD(x)                    (x << 18)
  4258. #       define R300_ALU_RGB_WMASK(x)                    (x << 23)
  4259. #       define R300_ALU_RGB_OMASK(x)                    (x << 26)
  4260. #       define R300_ALU_RGB_MASK_NONE                   0
  4261. #       define R300_ALU_RGB_MASK_R                      1
  4262. #       define R300_ALU_RGB_MASK_G                      2
  4263. #       define R300_ALU_RGB_MASK_B                      4
  4264. #       define R300_ALU_RGB_TARGET_A                    (0 << 29)
  4265. #       define R300_ALU_RGB_TARGET_B                    (1 << 29)
  4266. #       define R300_ALU_RGB_TARGET_C                    (2 << 29)
  4267. #       define R300_ALU_RGB_TARGET_D                    (3 << 29)
  4268. #define R300_US_ALU_RGB_INST_0                          0x48c0
  4269. #       define R300_ALU_RGB_SEL_A(x)                    (x << 0)
  4270. #       define R300_ALU_RGB_SRC0_RGB                    0
  4271. #       define R300_ALU_RGB_SRC0_RRR                    1
  4272. #       define R300_ALU_RGB_SRC0_GGG                    2
  4273. #       define R300_ALU_RGB_SRC0_BBB                    3
  4274. #       define R300_ALU_RGB_SRC1_RGB                    4
  4275. #       define R300_ALU_RGB_SRC1_RRR                    5
  4276. #       define R300_ALU_RGB_SRC1_GGG                    6
  4277. #       define R300_ALU_RGB_SRC1_BBB                    7
  4278. #       define R300_ALU_RGB_SRC2_RGB                    8
  4279. #       define R300_ALU_RGB_SRC2_RRR                    9
  4280. #       define R300_ALU_RGB_SRC2_GGG                    10
  4281. #       define R300_ALU_RGB_SRC2_BBB                    11
  4282. #       define R300_ALU_RGB_SRC0_AAA                    12
  4283. #       define R300_ALU_RGB_SRC1_AAA                    13
  4284. #       define R300_ALU_RGB_SRC2_AAA                    14
  4285. #       define R300_ALU_RGB_SRCP_RGB                    15
  4286. #       define R300_ALU_RGB_SRCP_RRR                    16
  4287. #       define R300_ALU_RGB_SRCP_GGG                    17
  4288. #       define R300_ALU_RGB_SRCP_BBB                    18
  4289. #       define R300_ALU_RGB_SRCP_AAA                    19
  4290. #       define R300_ALU_RGB_0_0                         20
  4291. #       define R300_ALU_RGB_1_0                         21
  4292. #       define R300_ALU_RGB_0_5                         22
  4293. #       define R300_ALU_RGB_SRC0_GBR                    23
  4294. #       define R300_ALU_RGB_SRC1_GBR                    24
  4295. #       define R300_ALU_RGB_SRC2_GBR                    25
  4296. #       define R300_ALU_RGB_SRC0_BRG                    26
  4297. #       define R300_ALU_RGB_SRC1_BRG                    27
  4298. #       define R300_ALU_RGB_SRC2_BRG                    28
  4299. #       define R300_ALU_RGB_SRC0_ABG                    29
  4300. #       define R300_ALU_RGB_SRC1_ABG                    30
  4301. #       define R300_ALU_RGB_SRC2_ABG                    31
  4302. #       define R300_ALU_RGB_MOD_A(x)                    (x << 5)
  4303. #       define R300_ALU_RGB_MOD_NOP                     0
  4304. #       define R300_ALU_RGB_MOD_NEG                     1
  4305. #       define R300_ALU_RGB_MOD_ABS                     2
  4306. #       define R300_ALU_RGB_MOD_NAB                     3
  4307. #       define R300_ALU_RGB_SEL_B(x)                    (x << 7)
  4308. #       define R300_ALU_RGB_MOD_B(x)                    (x << 12)
  4309. #       define R300_ALU_RGB_SEL_C(x)                    (x << 14)
  4310. #       define R300_ALU_RGB_MOD_C(x)                    (x << 19)
  4311. #       define R300_ALU_RGB_SRCP_OP(x)                  (x << 21)
  4312. #       define R300_ALU_RGB_SRCP_OP_1_MINUS_2RGB0       0
  4313. #       define R300_ALU_RGB_SRCP_OP_RGB1_MINUS_RGB0     1
  4314. #       define R300_ALU_RGB_SRCP_OP_RGB1_PLUS_RGB0      2
  4315. #       define R300_ALU_RGB_SRCP_OP_1_MINUS_RGB0        3
  4316. #       define R300_ALU_RGB_OP(x)                       (x << 23)
  4317. #       define R300_ALU_RGB_OP_MAD                      0
  4318. #       define R300_ALU_RGB_OP_DP3                      1
  4319. #       define R300_ALU_RGB_OP_DP4                      2
  4320. #       define R300_ALU_RGB_OP_D2A                      3
  4321. #       define R300_ALU_RGB_OP_MIN                      4
  4322. #       define R300_ALU_RGB_OP_MAX                      5
  4323. #       define R300_ALU_RGB_OP_CND                      7
  4324. #       define R300_ALU_RGB_OP_CMP                      8
  4325. #       define R300_ALU_RGB_OP_FRC                      9
  4326. #       define R300_ALU_RGB_OP_SOP                      10
  4327. #       define R300_ALU_RGB_OMOD(x)                     (x << 27)
  4328. #       define R300_ALU_RGB_OMOD_NONE                   0
  4329. #       define R300_ALU_RGB_OMOD_MUL_2                  1
  4330. #       define R300_ALU_RGB_OMOD_MUL_4                  2
  4331. #       define R300_ALU_RGB_OMOD_MUL_8                  3
  4332. #       define R300_ALU_RGB_OMOD_DIV_2                  4
  4333. #       define R300_ALU_RGB_OMOD_DIV_4                  5
  4334. #       define R300_ALU_RGB_OMOD_DIV_8                  6
  4335. #       define R300_ALU_RGB_CLAMP                       (1 << 30)
  4336. #       define R300_ALU_RGB_INSERT_NOP                  (1 << 31)
  4337. #define R300_US_ALU_ALPHA_ADDR_0                        0x47c0
  4338. /* for ADDR0-2, values 0-31 specify a location in the pixel stack,
  4339.    values 32-63 specify a constant */
  4340. #       define R300_ALU_ALPHA_ADDR0(x)                  (x << 0)
  4341. #       define R300_ALU_ALPHA_ADDR1(x)                  (x << 6)
  4342. #       define R300_ALU_ALPHA_ADDR2(x)                  (x << 12)
  4343. /* ADDRD - where on the pixle stack the result of this instruction
  4344.    will be written */
  4345. #       define R300_ALU_ALPHA_ADDRD(x)                  (x << 18)
  4346. #       define R300_ALU_ALPHA_WMASK(x)                  (x << 23)
  4347. #       define R300_ALU_ALPHA_OMASK(x)                  (x << 24)
  4348. #       define R300_ALU_ALPHA_OMASK_W(x)                (x << 27)
  4349. #       define R300_ALU_ALPHA_MASK_NONE                 0
  4350. #       define R300_ALU_ALPHA_MASK_A                    1
  4351. #       define R300_ALU_ALPHA_TARGET_A                  (0 << 25)
  4352. #       define R300_ALU_ALPHA_TARGET_B                  (1 << 25)
  4353. #       define R300_ALU_ALPHA_TARGET_C                  (2 << 25)
  4354. #       define R300_ALU_ALPHA_TARGET_D                  (3 << 25)
  4355. #define R300_US_ALU_ALPHA_INST_0                        0x49c0
  4356. #       define R300_ALU_ALPHA_SEL_A(x)                  (x << 0)
  4357. #       define R300_ALU_ALPHA_SRC0_R                    0
  4358. #       define R300_ALU_ALPHA_SRC0_G                    1
  4359. #       define R300_ALU_ALPHA_SRC0_B                    2
  4360. #       define R300_ALU_ALPHA_SRC1_R                    3
  4361. #       define R300_ALU_ALPHA_SRC1_G                    4
  4362. #       define R300_ALU_ALPHA_SRC1_B                    5
  4363. #       define R300_ALU_ALPHA_SRC2_R                    6
  4364. #       define R300_ALU_ALPHA_SRC2_G                    7
  4365. #       define R300_ALU_ALPHA_SRC2_B                    8
  4366. #       define R300_ALU_ALPHA_SRC0_A                    9
  4367. #       define R300_ALU_ALPHA_SRC1_A                    10
  4368. #       define R300_ALU_ALPHA_SRC2_A                    11
  4369. #       define R300_ALU_ALPHA_SRCP_R                    12
  4370. #       define R300_ALU_ALPHA_SRCP_G                    13
  4371. #       define R300_ALU_ALPHA_SRCP_B                    14
  4372. #       define R300_ALU_ALPHA_SRCP_A                    15
  4373. #       define R300_ALU_ALPHA_0_0                       16
  4374. #       define R300_ALU_ALPHA_1_0                       17
  4375. #       define R300_ALU_ALPHA_0_5                       18
  4376. #       define R300_ALU_ALPHA_MOD_A(x)                  (x << 5)
  4377. #       define R300_ALU_ALPHA_MOD_NOP                   0
  4378. #       define R300_ALU_ALPHA_MOD_NEG                   1
  4379. #       define R300_ALU_ALPHA_MOD_ABS                   2
  4380. #       define R300_ALU_ALPHA_MOD_NAB                   3
  4381. #       define R300_ALU_ALPHA_SEL_B(x)                  (x << 7)
  4382. #       define R300_ALU_ALPHA_MOD_B(x)                  (x << 12)
  4383. #       define R300_ALU_ALPHA_SEL_C(x)                  (x << 14)
  4384. #       define R300_ALU_ALPHA_MOD_C(x)                  (x << 19)
  4385. #       define R300_ALU_ALPHA_SRCP_OP(x)                (x << 21)
  4386. #       define R300_ALU_ALPHA_SRCP_OP_1_MINUS_2RGB0     0
  4387. #       define R300_ALU_ALPHA_SRCP_OP_RGB1_MINUS_RGB0   1
  4388. #       define R300_ALU_ALPHA_SRCP_OP_RGB1_PLUS_RGB0    2
  4389. #       define R300_ALU_ALPHA_SRCP_OP_1_MINUS_RGB0      3
  4390. #       define R300_ALU_ALPHA_OP(x)                     (x << 23)
  4391. #       define R300_ALU_ALPHA_OP_MAD                    0
  4392. #       define R300_ALU_ALPHA_OP_DP                     1
  4393. #       define R300_ALU_ALPHA_OP_MIN                    2
  4394. #       define R300_ALU_ALPHA_OP_MAX                    3
  4395. #       define R300_ALU_ALPHA_OP_CND                    5
  4396. #       define R300_ALU_ALPHA_OP_CMP                    6
  4397. #       define R300_ALU_ALPHA_OP_FRC                    7
  4398. #       define R300_ALU_ALPHA_OP_EX2                    8
  4399. #       define R300_ALU_ALPHA_OP_LN2                    9
  4400. #       define R300_ALU_ALPHA_OP_RCP                    10
  4401. #       define R300_ALU_ALPHA_OP_RSQ                    11
  4402. #       define R300_ALU_ALPHA_OMOD(x)                   (x << 27)
  4403. #       define R300_ALU_ALPHA_OMOD_NONE                 0
  4404. #       define R300_ALU_ALPHA_OMOD_MUL_2                1
  4405. #       define R300_ALU_ALPHA_OMOD_MUL_4                2
  4406. #       define R300_ALU_ALPHA_OMOD_MUL_8                3
  4407. #       define R300_ALU_ALPHA_OMOD_DIV_2                4
  4408. #       define R300_ALU_ALPHA_OMOD_DIV_4                5
  4409. #       define R300_ALU_ALPHA_OMOD_DIV_8                6
  4410. #       define R300_ALU_ALPHA_CLAMP                     (1 << 30)
  4411.  
  4412. #define R300_FG_DEPTH_SRC                               0x4bd8
  4413. #define R300_FG_FOG_BLEND                               0x4bc0
  4414. #define R300_FG_ALPHA_FUNC                              0x4bd4
  4415.  
  4416. #define R300_RB3D_DSTCACHE_CTLSTAT                      0x4e4c
  4417. #       define R300_DC_FLUSH_3D                         (2 << 0)
  4418. #       define R300_DC_FREE_3D                          (2 << 2)
  4419. #define R300_RB3D_ZCACHE_CTLSTAT                        0x4f18
  4420. #       define R300_ZC_FLUSH                            (1 << 0)
  4421. #       define R300_ZC_FREE                             (1 << 1)
  4422. #define R300_WAIT_UNTIL                                 0x1720
  4423. #       define R300_WAIT_2D_IDLECLEAN                   (1 << 16)
  4424. #       define R300_WAIT_3D_IDLECLEAN                   (1 << 17)
  4425. #define R300_RB3D_ZSTENCILCNTL                          0x4f04
  4426. #define R300_RB3D_ZCACHE_CTLSTAT                        0x4f18
  4427. #define R300_RB3D_BW_CNTL                               0x4f1c
  4428. #define R300_RB3D_ZCNTL                                 0x4f00
  4429. #define R300_RB3D_ZTOP                                  0x4f14
  4430. #define R300_RB3D_ROPCNTL                               0x4e18
  4431. #define R300_RB3D_BLENDCNTL                             0x4e04
  4432. #define R300_RB3D_ABLENDCNTL                            0x4e08
  4433. #define R300_RB3D_DSTCACHE_CTLSTAT                      0x4e4c
  4434. #define R300_RB3D_COLOROFFSET0                          0x4e28
  4435. #define R300_RB3D_COLORPITCH0                           0x4e38
  4436. #       define R300_COLORTILE                           (1 << 16)
  4437. #       define R300_COLORENDIAN_WORD                    (1 << 19)
  4438. #       define R300_COLORENDIAN_DWORD                   (2 << 19)
  4439. #       define R300_COLORENDIAN_HALF_DWORD              (3 << 19)
  4440. #       define R300_COLORFORMAT_ARGB1555                (3 << 21)
  4441. #       define R300_COLORFORMAT_RGB565                  (4 << 21)
  4442. #       define R300_COLORFORMAT_ARGB8888                (6 << 21)
  4443. #       define R300_COLORFORMAT_ARGB32323232            (7 << 21)
  4444. #       define R300_COLORFORMAT_I8                      (9 << 21)
  4445. #       define R300_COLORFORMAT_ARGB16161616            (10 << 21)
  4446. #       define R300_COLORFORMAT_VYUY                    (11 << 21)
  4447. #       define R300_COLORFORMAT_YVYU                    (12 << 21)
  4448. #       define R300_COLORFORMAT_UV88                    (13 << 21)
  4449. #       define R300_COLORFORMAT_ARGB4444                (15 << 21)
  4450.  
  4451. #define R300_RB3D_AARESOLVE_CTL                         0x4e88
  4452. #define R300_RB3D_COLOR_CHANNEL_MASK                    0x4e0c
  4453. #       define R300_BLUE_MASK_EN                        (1 << 0)
  4454. #       define R300_GREEN_MASK_EN                       (1 << 1)
  4455. #       define R300_RED_MASK_EN                         (1 << 2)
  4456. #       define R300_ALPHA_MASK_EN                       (1 << 3)
  4457. #define R300_RB3D_COLOR_CLEAR_VALUE                     0x4e14
  4458. #define R300_RB3D_DSTCACHE_CTLSTAT                      0x4e4c
  4459. #define R300_RB3D_CCTL                                  0x4e00
  4460. #define R300_RB3D_DITHER_CTL                            0x4e50
  4461.  
  4462. #define R300_SC_EDGERULE                                0x43a8
  4463. #define R300_SC_SCISSOR0                                0x43e0
  4464. #define R300_SC_SCISSOR1                                0x43e4
  4465. #       define R300_SCISSOR_X_SHIFT                     0
  4466. #       define R300_SCISSOR_Y_SHIFT                     13
  4467. #define R300_SC_CLIP_0_A                                0x43b0
  4468. #define R300_SC_CLIP_0_B                                0x43b4
  4469. #       define R300_CLIP_X_SHIFT                        0
  4470. #       define R300_CLIP_Y_SHIFT                        13
  4471. #define R300_SC_CLIP_RULE                               0x43d0
  4472. #define R300_SC_SCREENDOOR                              0x43e8
  4473.  
  4474. /* R500 US has to be loaded through an index/data pair */
  4475. #define R500_GA_US_VECTOR_INDEX                         0x4250
  4476. #   define R500_US_VECTOR_INDEX(x)                      (x << 0)
  4477. #   define R500_US_VECTOR_TYPE_INST                     (0 << 16)
  4478. #   define R500_US_VECTOR_TYPE_CONST                    (1 << 16)
  4479. #   define R500_US_VECTOR_CLAMP                         (1 << 17)
  4480. #define R500_GA_US_VECTOR_DATA                          0x4254
  4481.  
  4482. /*
  4483.  * The R500 unified shader (US) registers come in banks of 512 each, one
  4484.  * for each instruction slot in the shader.  You can't touch them directly.
  4485.  * R500_US_VECTOR_INDEX() sets the base instruction to modify; successive
  4486.  * writes to R500_GA_US_VECTOR_DATA autoincrement the index after the
  4487.  * instruction is fully specified.
  4488.  */
  4489. #define R500_US_ALU_ALPHA_INST_0                        0xa800
  4490. #   define R500_ALPHA_OP_MAD                            0
  4491. #   define R500_ALPHA_OP_DP                             1
  4492. #   define R500_ALPHA_OP_MIN                            2
  4493. #   define R500_ALPHA_OP_MAX                            3
  4494. /* #define R500_ALPHA_OP_RESERVED                       4 */
  4495. #   define R500_ALPHA_OP_CND                            5
  4496. #   define R500_ALPHA_OP_CMP                            6
  4497. #   define R500_ALPHA_OP_FRC                            7
  4498. #   define R500_ALPHA_OP_EX2                            8
  4499. #   define R500_ALPHA_OP_LN2                            9
  4500. #   define R500_ALPHA_OP_RCP                            10
  4501. #   define R500_ALPHA_OP_RSQ                            11
  4502. #   define R500_ALPHA_OP_SIN                            12
  4503. #   define R500_ALPHA_OP_COS                            13
  4504. #   define R500_ALPHA_OP_MDH                            14
  4505. #   define R500_ALPHA_OP_MDV                            15
  4506. #   define R500_ALPHA_ADDRD(x)                          (x << 4)
  4507. #   define R500_ALPHA_ADDRD_REL                         (1 << 11)
  4508. #   define R500_ALPHA_SEL_A_SRC0                        (0 << 12)
  4509. #   define R500_ALPHA_SEL_A_SRC1                        (1 << 12)
  4510. #   define R500_ALPHA_SEL_A_SRC2                        (2 << 12)
  4511. #   define R500_ALPHA_SEL_A_SRCP                        (3 << 12)
  4512. #   define R500_ALPHA_SWIZ_A_R                          (0 << 14)
  4513. #   define R500_ALPHA_SWIZ_A_G                          (1 << 14)
  4514. #   define R500_ALPHA_SWIZ_A_B                          (2 << 14)
  4515. #   define R500_ALPHA_SWIZ_A_A                          (3 << 14)
  4516. #   define R500_ALPHA_SWIZ_A_0                          (4 << 14)
  4517. #   define R500_ALPHA_SWIZ_A_HALF                       (5 << 14)
  4518. #   define R500_ALPHA_SWIZ_A_1                          (6 << 14)
  4519. /* #define R500_ALPHA_SWIZ_A_UNUSED                     (7 << 14) */
  4520. #   define R500_ALPHA_MOD_A_NOP                         (0 << 17)
  4521. #   define R500_ALPHA_MOD_A_NEG                         (1 << 17)
  4522. #   define R500_ALPHA_MOD_A_ABS                         (2 << 17)
  4523. #   define R500_ALPHA_MOD_A_NAB                         (3 << 17)
  4524. #   define R500_ALPHA_SEL_B_SRC0                        (0 << 19)
  4525. #   define R500_ALPHA_SEL_B_SRC1                        (1 << 19)
  4526. #   define R500_ALPHA_SEL_B_SRC2                        (2 << 19)
  4527. #   define R500_ALPHA_SEL_B_SRCP                        (3 << 19)
  4528. #   define R500_ALPHA_SWIZ_B_R                          (0 << 21)
  4529. #   define R500_ALPHA_SWIZ_B_G                          (1 << 21)
  4530. #   define R500_ALPHA_SWIZ_B_B                          (2 << 21)
  4531. #   define R500_ALPHA_SWIZ_B_A                          (3 << 21)
  4532. #   define R500_ALPHA_SWIZ_B_0                          (4 << 21)
  4533. #   define R500_ALPHA_SWIZ_B_HALF                       (5 << 21)
  4534. #   define R500_ALPHA_SWIZ_B_1                          (6 << 21)
  4535. /* #define R500_ALPHA_SWIZ_B_UNUSED                     (7 << 21) */
  4536. #   define R500_ALPHA_MOD_B_NOP                         (0 << 24)
  4537. #   define R500_ALPHA_MOD_B_NEG                         (1 << 24)
  4538. #   define R500_ALPHA_MOD_B_ABS                         (2 << 24)
  4539. #   define R500_ALPHA_MOD_B_NAB                         (3 << 24)
  4540. #   define R500_ALPHA_OMOD_IDENTITY                     (0 << 26)
  4541. #   define R500_ALPHA_OMOD_MUL_2                        (1 << 26)
  4542. #   define R500_ALPHA_OMOD_MUL_4                        (2 << 26)
  4543. #   define R500_ALPHA_OMOD_MUL_8                        (3 << 26)
  4544. #   define R500_ALPHA_OMOD_DIV_2                        (4 << 26)
  4545. #   define R500_ALPHA_OMOD_DIV_4                        (5 << 26)
  4546. #   define R500_ALPHA_OMOD_DIV_8                        (6 << 26)
  4547. #   define R500_ALPHA_OMOD_DISABLE                      (7 << 26)
  4548. #   define R500_ALPHA_TARGET(x)                         (x << 29)
  4549. #   define R500_ALPHA_W_OMASK                           (1 << 31)
  4550. #define R500_US_ALU_ALPHA_ADDR_0                        0x9800
  4551. #   define R500_ALPHA_ADDR0(x)                          (x << 0)
  4552. #   define R500_ALPHA_ADDR0_CONST                       (1 << 8)
  4553. #   define R500_ALPHA_ADDR0_REL                         (1 << 9)
  4554. #   define R500_ALPHA_ADDR1(x)                          (x << 10)
  4555. #   define R500_ALPHA_ADDR1_CONST                       (1 << 18)
  4556. #   define R500_ALPHA_ADDR1_REL                         (1 << 19)
  4557. #   define R500_ALPHA_ADDR2(x)                          (x << 20)
  4558. #   define R500_ALPHA_ADDR2_CONST                       (1 << 28)
  4559. #   define R500_ALPHA_ADDR2_REL                         (1 << 29)
  4560. #   define R500_ALPHA_SRCP_OP_1_MINUS_2A0               (0 << 30)
  4561. #   define R500_ALPHA_SRCP_OP_A1_MINUS_A0               (1 << 30)
  4562. #   define R500_ALPHA_SRCP_OP_A1_PLUS_A0                (2 << 30)
  4563. #   define R500_ALPHA_SRCP_OP_1_MINUS_A0                (3 << 30)
  4564. #define R500_US_ALU_RGBA_INST_0                         0xb000
  4565. #   define R500_ALU_RGBA_OP_MAD                         (0 << 0)
  4566. #   define R500_ALU_RGBA_OP_DP3                         (1 << 0)
  4567. #   define R500_ALU_RGBA_OP_DP4                         (2 << 0)
  4568. #   define R500_ALU_RGBA_OP_D2A                         (3 << 0)
  4569. #   define R500_ALU_RGBA_OP_MIN                         (4 << 0)
  4570. #   define R500_ALU_RGBA_OP_MAX                         (5 << 0)
  4571. /* #define R500_ALU_RGBA_OP_RESERVED                    (6 << 0) */
  4572. #   define R500_ALU_RGBA_OP_CND                         (7 << 0)
  4573. #   define R500_ALU_RGBA_OP_CMP                         (8 << 0)
  4574. #   define R500_ALU_RGBA_OP_FRC                         (9 << 0)
  4575. #   define R500_ALU_RGBA_OP_SOP                         (10 << 0)
  4576. #   define R500_ALU_RGBA_OP_MDH                         (11 << 0)
  4577. #   define R500_ALU_RGBA_OP_MDV                         (12 << 0)
  4578. #   define R500_ALU_RGBA_ADDRD(x)                       (x << 4)
  4579. #   define R500_ALU_RGBA_ADDRD_REL                      (1 << 11)
  4580. #   define R500_ALU_RGBA_SEL_C_SRC0                     (0 << 12)
  4581. #   define R500_ALU_RGBA_SEL_C_SRC1                     (1 << 12)
  4582. #   define R500_ALU_RGBA_SEL_C_SRC2                     (2 << 12)
  4583. #   define R500_ALU_RGBA_SEL_C_SRCP                     (3 << 12)
  4584. #   define R500_ALU_RGBA_R_SWIZ_R                       (0 << 14)
  4585. #   define R500_ALU_RGBA_R_SWIZ_G                       (1 << 14)
  4586. #   define R500_ALU_RGBA_R_SWIZ_B                       (2 << 14)
  4587. #   define R500_ALU_RGBA_R_SWIZ_A                       (3 << 14)
  4588. #   define R500_ALU_RGBA_R_SWIZ_0                       (4 << 14)
  4589. #   define R500_ALU_RGBA_R_SWIZ_HALF                    (5 << 14)
  4590. #   define R500_ALU_RGBA_R_SWIZ_1                       (6 << 14)
  4591. /* #define R500_ALU_RGBA_R_SWIZ_UNUSED                  (7 << 14) */
  4592. #   define R500_ALU_RGBA_G_SWIZ_R                       (0 << 17)
  4593. #   define R500_ALU_RGBA_G_SWIZ_G                       (1 << 17)
  4594. #   define R500_ALU_RGBA_G_SWIZ_B                       (2 << 17)
  4595. #   define R500_ALU_RGBA_G_SWIZ_A                       (3 << 17)
  4596. #   define R500_ALU_RGBA_G_SWIZ_0                       (4 << 17)
  4597. #   define R500_ALU_RGBA_G_SWIZ_HALF                    (5 << 17)
  4598. #   define R500_ALU_RGBA_G_SWIZ_1                       (6 << 17)
  4599. /* #define R500_ALU_RGBA_G_SWIZ_UNUSED                  (7 << 17) */
  4600. #   define R500_ALU_RGBA_B_SWIZ_R                       (0 << 20)
  4601. #   define R500_ALU_RGBA_B_SWIZ_G                       (1 << 20)
  4602. #   define R500_ALU_RGBA_B_SWIZ_B                       (2 << 20)
  4603. #   define R500_ALU_RGBA_B_SWIZ_A                       (3 << 20)
  4604. #   define R500_ALU_RGBA_B_SWIZ_0                       (4 << 20)
  4605. #   define R500_ALU_RGBA_B_SWIZ_HALF                    (5 << 20)
  4606. #   define R500_ALU_RGBA_B_SWIZ_1                       (6 << 20)
  4607. /* #define R500_ALU_RGBA_B_SWIZ_UNUSED                  (7 << 20) */
  4608. #   define R500_ALU_RGBA_MOD_C_NOP                      (0 << 23)
  4609. #   define R500_ALU_RGBA_MOD_C_NEG                      (1 << 23)
  4610. #   define R500_ALU_RGBA_MOD_C_ABS                      (2 << 23)
  4611. #   define R500_ALU_RGBA_MOD_C_NAB                      (3 << 23)
  4612. #   define R500_ALU_RGBA_ALPHA_SEL_C_SRC0               (0 << 25)
  4613. #   define R500_ALU_RGBA_ALPHA_SEL_C_SRC1               (1 << 25)
  4614. #   define R500_ALU_RGBA_ALPHA_SEL_C_SRC2               (2 << 25)
  4615. #   define R500_ALU_RGBA_ALPHA_SEL_C_SRCP               (3 << 25)
  4616. #   define R500_ALU_RGBA_A_SWIZ_R                       (0 << 27)
  4617. #   define R500_ALU_RGBA_A_SWIZ_G                       (1 << 27)
  4618. #   define R500_ALU_RGBA_A_SWIZ_B                       (2 << 27)
  4619. #   define R500_ALU_RGBA_A_SWIZ_A                       (3 << 27)
  4620. #   define R500_ALU_RGBA_A_SWIZ_0                       (4 << 27)
  4621. #   define R500_ALU_RGBA_A_SWIZ_HALF                    (5 << 27)
  4622. #   define R500_ALU_RGBA_A_SWIZ_1                       (6 << 27)
  4623. /* #define R500_ALU_RGBA_A_SWIZ_UNUSED                  (7 << 27) */
  4624. #   define R500_ALU_RGBA_ALPHA_MOD_C_NOP                (0 << 30)
  4625. #   define R500_ALU_RGBA_ALPHA_MOD_C_NEG                (1 << 30)
  4626. #   define R500_ALU_RGBA_ALPHA_MOD_C_ABS                (2 << 30)
  4627. #   define R500_ALU_RGBA_ALPHA_MOD_C_NAB                (3 << 30)
  4628. #define R500_US_ALU_RGB_INST_0                          0xa000
  4629. #   define R500_ALU_RGB_SEL_A_SRC0                      (0 << 0)
  4630. #   define R500_ALU_RGB_SEL_A_SRC1                      (1 << 0)
  4631. #   define R500_ALU_RGB_SEL_A_SRC2                      (2 << 0)
  4632. #   define R500_ALU_RGB_SEL_A_SRCP                      (3 << 0)
  4633. #   define R500_ALU_RGB_R_SWIZ_A_R                      (0 << 2)
  4634. #   define R500_ALU_RGB_R_SWIZ_A_G                      (1 << 2)
  4635. #   define R500_ALU_RGB_R_SWIZ_A_B                      (2 << 2)
  4636. #   define R500_ALU_RGB_R_SWIZ_A_A                      (3 << 2)
  4637. #   define R500_ALU_RGB_R_SWIZ_A_0                      (4 << 2)
  4638. #   define R500_ALU_RGB_R_SWIZ_A_HALF                   (5 << 2)
  4639. #   define R500_ALU_RGB_R_SWIZ_A_1                      (6 << 2)
  4640. /* #define R500_ALU_RGB_R_SWIZ_A_UNUSED                 (7 << 2) */
  4641. #   define R500_ALU_RGB_G_SWIZ_A_R                      (0 << 5)
  4642. #   define R500_ALU_RGB_G_SWIZ_A_G                      (1 << 5)
  4643. #   define R500_ALU_RGB_G_SWIZ_A_B                      (2 << 5)
  4644. #   define R500_ALU_RGB_G_SWIZ_A_A                      (3 << 5)
  4645. #   define R500_ALU_RGB_G_SWIZ_A_0                      (4 << 5)
  4646. #   define R500_ALU_RGB_G_SWIZ_A_HALF                   (5 << 5)
  4647. #   define R500_ALU_RGB_G_SWIZ_A_1                      (6 << 5)
  4648. /* #define R500_ALU_RGB_G_SWIZ_A_UNUSED                 (7 << 5) */
  4649. #   define R500_ALU_RGB_B_SWIZ_A_R                      (0 << 8)
  4650. #   define R500_ALU_RGB_B_SWIZ_A_G                      (1 << 8)
  4651. #   define R500_ALU_RGB_B_SWIZ_A_B                      (2 << 8)
  4652. #   define R500_ALU_RGB_B_SWIZ_A_A                      (3 << 8)
  4653. #   define R500_ALU_RGB_B_SWIZ_A_0                      (4 << 8)
  4654. #   define R500_ALU_RGB_B_SWIZ_A_HALF                   (5 << 8)
  4655. #   define R500_ALU_RGB_B_SWIZ_A_1                      (6 << 8)
  4656. /* #define R500_ALU_RGB_B_SWIZ_A_UNUSED                 (7 << 8) */
  4657. #   define R500_ALU_RGB_MOD_A_NOP                       (0 << 11)
  4658. #   define R500_ALU_RGB_MOD_A_NEG                       (1 << 11)
  4659. #   define R500_ALU_RGB_MOD_A_ABS                       (2 << 11)
  4660. #   define R500_ALU_RGB_MOD_A_NAB                       (3 << 11)
  4661. #   define R500_ALU_RGB_SEL_B_SRC0                      (0 << 13)
  4662. #   define R500_ALU_RGB_SEL_B_SRC1                      (1 << 13)
  4663. #   define R500_ALU_RGB_SEL_B_SRC2                      (2 << 13)
  4664. #   define R500_ALU_RGB_SEL_B_SRCP                      (3 << 13)
  4665. #   define R500_ALU_RGB_R_SWIZ_B_R                      (0 << 15)
  4666. #   define R500_ALU_RGB_R_SWIZ_B_G                      (1 << 15)
  4667. #   define R500_ALU_RGB_R_SWIZ_B_B                      (2 << 15)
  4668. #   define R500_ALU_RGB_R_SWIZ_B_A                      (3 << 15)
  4669. #   define R500_ALU_RGB_R_SWIZ_B_0                      (4 << 15)
  4670. #   define R500_ALU_RGB_R_SWIZ_B_HALF                   (5 << 15)
  4671. #   define R500_ALU_RGB_R_SWIZ_B_1                      (6 << 15)
  4672. /* #define R500_ALU_RGB_R_SWIZ_B_UNUSED                 (7 << 15) */
  4673. #   define R500_ALU_RGB_G_SWIZ_B_R                      (0 << 18)
  4674. #   define R500_ALU_RGB_G_SWIZ_B_G                      (1 << 18)
  4675. #   define R500_ALU_RGB_G_SWIZ_B_B                      (2 << 18)
  4676. #   define R500_ALU_RGB_G_SWIZ_B_A                      (3 << 18)
  4677. #   define R500_ALU_RGB_G_SWIZ_B_0                      (4 << 18)
  4678. #   define R500_ALU_RGB_G_SWIZ_B_HALF                   (5 << 18)
  4679. #   define R500_ALU_RGB_G_SWIZ_B_1                      (6 << 18)
  4680. /* #define R500_ALU_RGB_G_SWIZ_B_UNUSED                 (7 << 18) */
  4681. #   define R500_ALU_RGB_B_SWIZ_B_R                      (0 << 21)
  4682. #   define R500_ALU_RGB_B_SWIZ_B_G                      (1 << 21)
  4683. #   define R500_ALU_RGB_B_SWIZ_B_B                      (2 << 21)
  4684. #   define R500_ALU_RGB_B_SWIZ_B_A                      (3 << 21)
  4685. #   define R500_ALU_RGB_B_SWIZ_B_0                      (4 << 21)
  4686. #   define R500_ALU_RGB_B_SWIZ_B_HALF                   (5 << 21)
  4687. #   define R500_ALU_RGB_B_SWIZ_B_1                      (6 << 21)
  4688. /* #define R500_ALU_RGB_B_SWIZ_B_UNUSED                 (7 << 21) */
  4689. #   define R500_ALU_RGB_MOD_B_NOP                       (0 << 24)
  4690. #   define R500_ALU_RGB_MOD_B_NEG                       (1 << 24)
  4691. #   define R500_ALU_RGB_MOD_B_ABS                       (2 << 24)
  4692. #   define R500_ALU_RGB_MOD_B_NAB                       (3 << 24)
  4693. #   define R500_ALU_RGB_OMOD_IDENTITY                   (0 << 26)
  4694. #   define R500_ALU_RGB_OMOD_MUL_2                      (1 << 26)
  4695. #   define R500_ALU_RGB_OMOD_MUL_4                      (2 << 26)
  4696. #   define R500_ALU_RGB_OMOD_MUL_8                      (3 << 26)
  4697. #   define R500_ALU_RGB_OMOD_DIV_2                      (4 << 26)
  4698. #   define R500_ALU_RGB_OMOD_DIV_4                      (5 << 26)
  4699. #   define R500_ALU_RGB_OMOD_DIV_8                      (6 << 26)
  4700. #   define R500_ALU_RGB_OMOD_DISABLE                    (7 << 26)
  4701. #   define R500_ALU_RGB_TARGET(x)                       (x << 29)
  4702. #   define R500_ALU_RGB_WMASK                           (1 << 31)
  4703. #define R500_US_ALU_RGB_ADDR_0                          0x9000
  4704. #   define R500_RGB_ADDR0(x)                            (x << 0)
  4705. #   define R500_RGB_ADDR0_CONST                         (1 << 8)
  4706. #   define R500_RGB_ADDR0_REL                           (1 << 9)
  4707. #   define R500_RGB_ADDR1(x)                            (x << 10)
  4708. #   define R500_RGB_ADDR1_CONST                         (1 << 18)
  4709. #   define R500_RGB_ADDR1_REL                           (1 << 19)
  4710. #   define R500_RGB_ADDR2(x)                            (x << 20)
  4711. #   define R500_RGB_ADDR2_CONST                         (1 << 28)
  4712. #   define R500_RGB_ADDR2_REL                           (1 << 29)
  4713. #   define R500_RGB_SRCP_OP_1_MINUS_2RGB0               (0 << 30)
  4714. #   define R500_RGB_SRCP_OP_RGB1_MINUS_RGB0             (1 << 30)
  4715. #   define R500_RGB_SRCP_OP_RGB1_PLUS_RGB0              (2 << 30)
  4716. #   define R500_RGB_SRCP_OP_1_MINUS_RGB0                (3 << 30)
  4717. #define R500_US_CMN_INST_0                              0xb800
  4718. #   define R500_INST_TYPE_ALU                           (0 << 0)
  4719. #   define R500_INST_TYPE_OUT                           (1 << 0)
  4720. #   define R500_INST_TYPE_FC                            (2 << 0)
  4721. #   define R500_INST_TYPE_TEX                           (3 << 0)
  4722. #   define R500_INST_TEX_SEM_WAIT                       (1 << 2)
  4723. #   define R500_INST_RGB_PRED_SEL_NONE                  (0 << 3)
  4724. #   define R500_INST_RGB_PRED_SEL_RGBA                  (1 << 3)
  4725. #   define R500_INST_RGB_PRED_SEL_RRRR                  (2 << 3)
  4726. #   define R500_INST_RGB_PRED_SEL_GGGG                  (3 << 3)
  4727. #   define R500_INST_RGB_PRED_SEL_BBBB                  (4 << 3)
  4728. #   define R500_INST_RGB_PRED_SEL_AAAA                  (5 << 3)
  4729. #   define R500_INST_RGB_PRED_INV                       (1 << 6)
  4730. #   define R500_INST_WRITE_INACTIVE                     (1 << 7)
  4731. #   define R500_INST_LAST                               (1 << 8)
  4732. #   define R500_INST_NOP                                (1 << 9)
  4733. #   define R500_INST_ALU_WAIT                           (1 << 10)
  4734. #   define R500_INST_RGB_WMASK_R                        (1 << 11)
  4735. #   define R500_INST_RGB_WMASK_G                        (1 << 12)
  4736. #   define R500_INST_RGB_WMASK_B                        (1 << 13)
  4737. #   define R500_INST_ALPHA_WMASK                        (1 << 14)
  4738. #   define R500_INST_RGB_OMASK_R                        (1 << 15)
  4739. #   define R500_INST_RGB_OMASK_G                        (1 << 16)
  4740. #   define R500_INST_RGB_OMASK_B                        (1 << 17)
  4741. #   define R500_INST_ALPHA_OMASK                        (1 << 18)
  4742. #   define R500_INST_RGB_CLAMP                          (1 << 19)
  4743. #   define R500_INST_ALPHA_CLAMP                        (1 << 20)
  4744. #   define R500_INST_ALU_RESULT_SEL                     (1 << 21)
  4745. #   define R500_INST_ALPHA_PRED_INV                     (1 << 22)
  4746. #   define R500_INST_ALU_RESULT_OP_EQ                   (0 << 23)
  4747. #   define R500_INST_ALU_RESULT_OP_LT                   (1 << 23)
  4748. #   define R500_INST_ALU_RESULT_OP_GE                   (2 << 23)
  4749. #   define R500_INST_ALU_RESULT_OP_NE                   (3 << 23)
  4750. #   define R500_INST_ALPHA_PRED_SEL_NONE                (0 << 25)
  4751. #   define R500_INST_ALPHA_PRED_SEL_RGBA                (1 << 25)
  4752. #   define R500_INST_ALPHA_PRED_SEL_RRRR                (2 << 25)
  4753. #   define R500_INST_ALPHA_PRED_SEL_GGGG                (3 << 25)
  4754. #   define R500_INST_ALPHA_PRED_SEL_BBBB                (4 << 25)
  4755. #   define R500_INST_ALPHA_PRED_SEL_AAAA                (5 << 25)
  4756. /* XXX next four are kind of guessed */
  4757. #   define R500_INST_STAT_WE_R                          (1 << 28)
  4758. #   define R500_INST_STAT_WE_G                          (1 << 29)
  4759. #   define R500_INST_STAT_WE_B                          (1 << 30)
  4760. #   define R500_INST_STAT_WE_A                          (1 << 31)
  4761. /* note that these are 8 bit lengths, despite the offsets, at least for R500 */
  4762. #define R500_US_CODE_ADDR                               0x4630
  4763. #   define R500_US_CODE_START_ADDR(x)                   (x << 0)
  4764. #   define R500_US_CODE_END_ADDR(x)                     (x << 16)
  4765. #define R500_US_CODE_OFFSET                             0x4638
  4766. #   define R500_US_CODE_OFFSET_ADDR(x)                  (x << 0)
  4767. #define R500_US_CODE_RANGE                              0x4634
  4768. #   define R500_US_CODE_RANGE_ADDR(x)                   (x << 0)
  4769. #   define R500_US_CODE_RANGE_SIZE(x)                   (x << 16)
  4770. #define R500_US_CONFIG                                  0x4600
  4771. #   define R500_ZERO_TIMES_ANYTHING_EQUALS_ZERO         (1 << 1)
  4772. #define R500_US_FC_ADDR_0                               0xa000
  4773. #   define R500_FC_BOOL_ADDR(x)                         (x << 0)
  4774. #   define R500_FC_INT_ADDR(x)                          (x << 8)
  4775. #   define R500_FC_JUMP_ADDR(x)                         (x << 16)
  4776. #   define R500_FC_JUMP_GLOBAL                          (1 << 31)
  4777. #define R500_US_FC_BOOL_CONST                           0x4620
  4778. #   define R500_FC_KBOOL(x)                             (x)
  4779. #define R500_US_FC_CTRL                                 0x4624
  4780. #   define R500_FC_TEST_EN                              (1 << 30)
  4781. #   define R500_FC_FULL_FC_EN                           (1 << 31)
  4782. #define R500_US_FC_INST_0                               0x9800
  4783. #   define R500_FC_OP_JUMP                              (0 << 0)
  4784. #   define R500_FC_OP_LOOP                              (1 << 0)
  4785. #   define R500_FC_OP_ENDLOOP                           (2 << 0)
  4786. #   define R500_FC_OP_REP                               (3 << 0)
  4787. #   define R500_FC_OP_ENDREP                            (4 << 0)
  4788. #   define R500_FC_OP_BREAKLOOP                         (5 << 0)
  4789. #   define R500_FC_OP_BREAKREP                          (6 << 0)
  4790. #   define R500_FC_OP_CONTINUE                          (7 << 0)
  4791. #   define R500_FC_B_ELSE                               (1 << 4)
  4792. #   define R500_FC_JUMP_ANY                             (1 << 5)
  4793. #   define R500_FC_A_OP_NONE                            (0 << 6)
  4794. #   define R500_FC_A_OP_POP                             (1 << 6)
  4795. #   define R500_FC_A_OP_PUSH                            (2 << 6)
  4796. #   define R500_FC_JUMP_FUNC(x)                         (x << 8)
  4797. #   define R500_FC_B_POP_CNT(x)                         (x << 16)
  4798. #   define R500_FC_B_OP0_NONE                           (0 << 24)
  4799. #   define R500_FC_B_OP0_DECR                           (1 << 24)
  4800. #   define R500_FC_B_OP0_INCR                           (2 << 24)
  4801. #   define R500_FC_B_OP1_DECR                           (0 << 26)
  4802. #   define R500_FC_B_OP1_NONE                           (1 << 26)
  4803. #   define R500_FC_B_OP1_INCR                           (2 << 26)
  4804. #   define R500_FC_IGNORE_UNCOVERED                     (1 << 28)
  4805. #define R500_US_FC_INT_CONST_0                          0x4c00
  4806. #   define R500_FC_INT_CONST_KR(x)                      (x << 0)
  4807. #   define R500_FC_INT_CONST_KG(x)                      (x << 8)
  4808. #   define R500_FC_INT_CONST_KB(x)                      (x << 16)
  4809. /* _0 through _15 */
  4810. #define R500_US_FORMAT0_0                               0x4640
  4811. #   define R500_FORMAT_TXWIDTH(x)                       (x << 0)
  4812. #   define R500_FORMAT_TXHEIGHT(x)                      (x << 11)
  4813. #   define R500_FORMAT_TXDEPTH(x)                       (x << 22)
  4814. /* _0 through _3 */
  4815. #define R500_US_OUT_FMT_0                               0x46a4
  4816. #   define R500_OUT_FMT_C4_8                            (0 << 0)
  4817. #   define R500_OUT_FMT_C4_10                           (1 << 0)
  4818. #   define R500_OUT_FMT_C4_10_GAMMA                     (2 << 0)
  4819. #   define R500_OUT_FMT_C_16                            (3 << 0)
  4820. #   define R500_OUT_FMT_C2_16                           (4 << 0)
  4821. #   define R500_OUT_FMT_C4_16                           (5 << 0)
  4822. #   define R500_OUT_FMT_C_16_MPEG                       (6 << 0)
  4823. #   define R500_OUT_FMT_C2_16_MPEG                      (7 << 0)
  4824. #   define R500_OUT_FMT_C2_4                            (8 << 0)
  4825. #   define R500_OUT_FMT_C_3_3_2                         (9 << 0)
  4826. #   define R500_OUT_FMT_C_6_5_6                         (10 << 0)
  4827. #   define R500_OUT_FMT_C_11_11_10                      (11 << 0)
  4828. #   define R500_OUT_FMT_C_10_11_11                      (12 << 0)
  4829. #   define R500_OUT_FMT_C_2_10_10_10                    (13 << 0)
  4830. /* #define R500_OUT_FMT_RESERVED                        (14 << 0) */
  4831. #   define R500_OUT_FMT_UNUSED                          (15 << 0)
  4832. #   define R500_OUT_FMT_C_16_FP                         (16 << 0)
  4833. #   define R500_OUT_FMT_C2_16_FP                        (17 << 0)
  4834. #   define R500_OUT_FMT_C4_16_FP                        (18 << 0)
  4835. #   define R500_OUT_FMT_C_32_FP                         (19 << 0)
  4836. #   define R500_OUT_FMT_C2_32_FP                        (20 << 0)
  4837. #   define R500_OUT_FMT_C4_32_FP                        (21 << 0)
  4838. #   define R500_C0_SEL_A                                (0 << 8)
  4839. #   define R500_C0_SEL_R                                (1 << 8)
  4840. #   define R500_C0_SEL_G                                (2 << 8)
  4841. #   define R500_C0_SEL_B                                (3 << 8)
  4842. #   define R500_C1_SEL_A                                (0 << 10)
  4843. #   define R500_C1_SEL_R                                (1 << 10)
  4844. #   define R500_C1_SEL_G                                (2 << 10)
  4845. #   define R500_C1_SEL_B                                (3 << 10)
  4846. #   define R500_C2_SEL_A                                (0 << 12)
  4847. #   define R500_C2_SEL_R                                (1 << 12)
  4848. #   define R500_C2_SEL_G                                (2 << 12)
  4849. #   define R500_C2_SEL_B                                (3 << 12)
  4850. #   define R500_C3_SEL_A                                (0 << 14)
  4851. #   define R500_C3_SEL_R                                (1 << 14)
  4852. #   define R500_C3_SEL_G                                (2 << 14)
  4853. #   define R500_C3_SEL_B                                (3 << 14)
  4854. #   define R500_OUT_SIGN(x)                             (x << 16)
  4855. #   define R500_ROUND_ADJ                               (1 << 20)
  4856. #define R500_US_PIXSIZE                                 0x4604
  4857. #   define R500_PIX_SIZE(x)                             (x)
  4858. #define R500_US_TEX_ADDR_0                              0x9800
  4859. #   define R500_TEX_SRC_ADDR(x)                         (x << 0)
  4860. #   define R500_TEX_SRC_ADDR_REL                        (1 << 7)
  4861. #   define R500_TEX_SRC_S_SWIZ_R                        (0 << 8)
  4862. #   define R500_TEX_SRC_S_SWIZ_G                        (1 << 8)
  4863. #   define R500_TEX_SRC_S_SWIZ_B                        (2 << 8)
  4864. #   define R500_TEX_SRC_S_SWIZ_A                        (3 << 8)
  4865. #   define R500_TEX_SRC_T_SWIZ_R                        (0 << 10)
  4866. #   define R500_TEX_SRC_T_SWIZ_G                        (1 << 10)
  4867. #   define R500_TEX_SRC_T_SWIZ_B                        (2 << 10)
  4868. #   define R500_TEX_SRC_T_SWIZ_A                        (3 << 10)
  4869. #   define R500_TEX_SRC_R_SWIZ_R                        (0 << 12)
  4870. #   define R500_TEX_SRC_R_SWIZ_G                        (1 << 12)
  4871. #   define R500_TEX_SRC_R_SWIZ_B                        (2 << 12)
  4872. #   define R500_TEX_SRC_R_SWIZ_A                        (3 << 12)
  4873. #   define R500_TEX_SRC_Q_SWIZ_R                        (0 << 14)
  4874. #   define R500_TEX_SRC_Q_SWIZ_G                        (1 << 14)
  4875. #   define R500_TEX_SRC_Q_SWIZ_B                        (2 << 14)
  4876. #   define R500_TEX_SRC_Q_SWIZ_A                        (3 << 14)
  4877. #   define R500_TEX_DST_ADDR(x)                         (x << 16)
  4878. #   define R500_TEX_DST_ADDR_REL                        (1 << 23)
  4879. #   define R500_TEX_DST_R_SWIZ_R                        (0 << 24)
  4880. #   define R500_TEX_DST_R_SWIZ_G                        (1 << 24)
  4881. #   define R500_TEX_DST_R_SWIZ_B                        (2 << 24)
  4882. #   define R500_TEX_DST_R_SWIZ_A                        (3 << 24)
  4883. #   define R500_TEX_DST_G_SWIZ_R                        (0 << 26)
  4884. #   define R500_TEX_DST_G_SWIZ_G                        (1 << 26)
  4885. #   define R500_TEX_DST_G_SWIZ_B                        (2 << 26)
  4886. #   define R500_TEX_DST_G_SWIZ_A                        (3 << 26)
  4887. #   define R500_TEX_DST_B_SWIZ_R                        (0 << 28)
  4888. #   define R500_TEX_DST_B_SWIZ_G                        (1 << 28)
  4889. #   define R500_TEX_DST_B_SWIZ_B                        (2 << 28)
  4890. #   define R500_TEX_DST_B_SWIZ_A                        (3 << 28)
  4891. #   define R500_TEX_DST_A_SWIZ_R                        (0 << 30)
  4892. #   define R500_TEX_DST_A_SWIZ_G                        (1 << 30)
  4893. #   define R500_TEX_DST_A_SWIZ_B                        (2 << 30)
  4894. #   define R500_TEX_DST_A_SWIZ_A                        (3 << 30)
  4895. #define R500_US_TEX_ADDR_DXDY_0                         0xa000
  4896. #   define R500_DX_ADDR(x)                              (x << 0)
  4897. #   define R500_DX_ADDR_REL                             (1 << 7)
  4898. #   define R500_DX_S_SWIZ_R                             (0 << 8)
  4899. #   define R500_DX_S_SWIZ_G                             (1 << 8)
  4900. #   define R500_DX_S_SWIZ_B                             (2 << 8)
  4901. #   define R500_DX_S_SWIZ_A                             (3 << 8)
  4902. #   define R500_DX_T_SWIZ_R                             (0 << 10)
  4903. #   define R500_DX_T_SWIZ_G                             (1 << 10)
  4904. #   define R500_DX_T_SWIZ_B                             (2 << 10)
  4905. #   define R500_DX_T_SWIZ_A                             (3 << 10)
  4906. #   define R500_DX_R_SWIZ_R                             (0 << 12)
  4907. #   define R500_DX_R_SWIZ_G                             (1 << 12)
  4908. #   define R500_DX_R_SWIZ_B                             (2 << 12)
  4909. #   define R500_DX_R_SWIZ_A                             (3 << 12)
  4910. #   define R500_DX_Q_SWIZ_R                             (0 << 14)
  4911. #   define R500_DX_Q_SWIZ_G                             (1 << 14)
  4912. #   define R500_DX_Q_SWIZ_B                             (2 << 14)
  4913. #   define R500_DX_Q_SWIZ_A                             (3 << 14)
  4914. #   define R500_DY_ADDR(x)                              (x << 16)
  4915. #   define R500_DY_ADDR_REL                             (1 << 17)
  4916. #   define R500_DY_S_SWIZ_R                             (0 << 24)
  4917. #   define R500_DY_S_SWIZ_G                             (1 << 24)
  4918. #   define R500_DY_S_SWIZ_B                             (2 << 24)
  4919. #   define R500_DY_S_SWIZ_A                             (3 << 24)
  4920. #   define R500_DY_T_SWIZ_R                             (0 << 26)
  4921. #   define R500_DY_T_SWIZ_G                             (1 << 26)
  4922. #   define R500_DY_T_SWIZ_B                             (2 << 26)
  4923. #   define R500_DY_T_SWIZ_A                             (3 << 26)
  4924. #   define R500_DY_R_SWIZ_R                             (0 << 28)
  4925. #   define R500_DY_R_SWIZ_G                             (1 << 28)
  4926. #   define R500_DY_R_SWIZ_B                             (2 << 28)
  4927. #   define R500_DY_R_SWIZ_A                             (3 << 28)
  4928. #   define R500_DY_Q_SWIZ_R                             (0 << 30)
  4929. #   define R500_DY_Q_SWIZ_G                             (1 << 30)
  4930. #   define R500_DY_Q_SWIZ_B                             (2 << 30)
  4931. #   define R500_DY_Q_SWIZ_A                             (3 << 30)
  4932. #define R500_US_TEX_INST_0                              0x9000
  4933. #   define R500_TEX_ID(x)                               (x << 16)
  4934. #   define R500_TEX_INST_NOP                            (0 << 22)
  4935. #   define R500_TEX_INST_LD                             (1 << 22)
  4936. #   define R500_TEX_INST_TEXKILL                        (2 << 22)
  4937. #   define R500_TEX_INST_PROJ                           (3 << 22)
  4938. #   define R500_TEX_INST_LODBIAS                        (4 << 22)
  4939. #   define R500_TEX_INST_LOD                            (5 << 22)
  4940. #   define R500_TEX_INST_DXDY                           (6 << 22)
  4941. #   define R500_TEX_SEM_ACQUIRE                         (1 << 25)
  4942. #   define R500_TEX_IGNORE_UNCOVERED                    (1 << 26)
  4943. #   define R500_TEX_UNSCALED                            (1 << 27)
  4944. #define R500_US_W_FMT                                   0x46b4
  4945. #   define R500_W_FMT_W0                                (0 << 0)
  4946. #   define R500_W_FMT_W24                               (1 << 0)
  4947. #   define R500_W_FMT_W24FP                             (2 << 0)
  4948. #   define R500_W_SRC_US                                (0 << 2)
  4949. #   define R500_W_SRC_RAS                               (1 << 2)
  4950.  
  4951. #define R500_GA_US_VECTOR_INDEX 0x4250
  4952. #define R500_GA_US_VECTOR_DATA 0x4254
  4953.  
  4954. #define R500_RS_INST_0                                  0x4320
  4955. #define R500_RS_INST_TEX_ID_SHIFT                       0
  4956. #define R500_RS_INST_TEX_CN_WRITE                       (1 << 4)
  4957. #define R500_RS_INST_TEX_ADDR_SHIFT                     5
  4958. #define R500_RS_INST_COL_ID_SHIFT                       12
  4959. #define R500_RS_INST_COL_CN_NO_WRITE                    (0 << 16)
  4960. #define R500_RS_INST_COL_CN_WRITE                       (1 << 16)
  4961. #define R500_RS_INST_COL_CN_WRITE_FBUFFER               (2 << 16)
  4962. #define R500_RS_INST_COL_CN_WRITE_BACKFACE              (3 << 16)
  4963. #define R500_RS_INST_COL_COL_ADDR_SHIFT                 18
  4964. #define R500_RS_INST_TEX_ADJ                            (1 << 25)
  4965. #define R500_RS_INST_W_CN                               (1 << 26)
  4966.  
  4967. #define R500_US_FC_CTRL                                 0x4624
  4968. #define R500_US_CODE_ADDR                               0x4630
  4969. #define R500_US_CODE_RANGE                              0x4634
  4970. #define R500_US_CODE_OFFSET                             0x4638
  4971.  
  4972. #define R500_RS_IP_0                                    0x4074
  4973. #define R500_RS_IP_PTR_K0                               62
  4974. #define R500_RS_IP_PTR_K1                               63
  4975. #define R500_RS_IP_TEX_PTR_S_SHIFT                      0
  4976. #define R500_RS_IP_TEX_PTR_T_SHIFT                      6
  4977. #define R500_RS_IP_TEX_PTR_R_SHIFT                      12
  4978. #define R500_RS_IP_TEX_PTR_Q_SHIFT                      18
  4979. #define R500_RS_IP_COL_PTR_SHIFT                        24
  4980. #define R500_RS_IP_COL_FMT_SHIFT                        27
  4981. #define R500_RS_IP_COL_FMT_RGBA                         (0<<27)
  4982. #define R500_RS_IP_OFFSET_EN                            (1 << 31)
  4983.  
  4984.  
  4985. #endif
  4986.