Subversion Repositories Kolibri OS

Rev

Rev 1404 | Rev 1630 | Go to most recent revision | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed

  1. /*
  2.  * Copyright 2007-8 Advanced Micro Devices, Inc.
  3.  * Copyright 2008 Red Hat Inc.
  4.  *
  5.  * Permission is hereby granted, free of charge, to any person obtaining a
  6.  * copy of this software and associated documentation files (the "Software"),
  7.  * to deal in the Software without restriction, including without limitation
  8.  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  9.  * and/or sell copies of the Software, and to permit persons to whom the
  10.  * Software is furnished to do so, subject to the following conditions:
  11.  *
  12.  * The above copyright notice and this permission notice shall be included in
  13.  * all copies or substantial portions of the Software.
  14.  *
  15.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16.  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17.  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18.  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  19.  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  20.  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  21.  * OTHER DEALINGS IN THE SOFTWARE.
  22.  *
  23.  * Authors: Dave Airlie
  24.  *          Alex Deucher
  25.  */
  26. #include "drmP.h"
  27. #include "radeon_drm.h"
  28. #include "radeon.h"
  29.  
  30. #include "atom.h"
  31. //#include <asm/div64.h>
  32.  
  33. #include "drm_crtc_helper.h"
  34. #include "drm_edid.h"
  35.  
  36. static int radeon_ddc_dump(struct drm_connector *connector);
  37.  
  38. static void avivo_crtc_load_lut(struct drm_crtc *crtc)
  39. {
  40.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  41.         struct drm_device *dev = crtc->dev;
  42.         struct radeon_device *rdev = dev->dev_private;
  43.         int i;
  44.  
  45.         DRM_DEBUG("%d\n", radeon_crtc->crtc_id);
  46.         WREG32(AVIVO_DC_LUTA_CONTROL + radeon_crtc->crtc_offset, 0);
  47.  
  48.         WREG32(AVIVO_DC_LUTA_BLACK_OFFSET_BLUE + radeon_crtc->crtc_offset, 0);
  49.         WREG32(AVIVO_DC_LUTA_BLACK_OFFSET_GREEN + radeon_crtc->crtc_offset, 0);
  50.         WREG32(AVIVO_DC_LUTA_BLACK_OFFSET_RED + radeon_crtc->crtc_offset, 0);
  51.  
  52.         WREG32(AVIVO_DC_LUTA_WHITE_OFFSET_BLUE + radeon_crtc->crtc_offset, 0xffff);
  53.         WREG32(AVIVO_DC_LUTA_WHITE_OFFSET_GREEN + radeon_crtc->crtc_offset, 0xffff);
  54.         WREG32(AVIVO_DC_LUTA_WHITE_OFFSET_RED + radeon_crtc->crtc_offset, 0xffff);
  55.  
  56.         WREG32(AVIVO_DC_LUT_RW_SELECT, radeon_crtc->crtc_id);
  57.         WREG32(AVIVO_DC_LUT_RW_MODE, 0);
  58.         WREG32(AVIVO_DC_LUT_WRITE_EN_MASK, 0x0000003f);
  59.  
  60.         WREG8(AVIVO_DC_LUT_RW_INDEX, 0);
  61.         for (i = 0; i < 256; i++) {
  62.                 WREG32(AVIVO_DC_LUT_30_COLOR,
  63.                              (radeon_crtc->lut_r[i] << 20) |
  64.                              (radeon_crtc->lut_g[i] << 10) |
  65.                              (radeon_crtc->lut_b[i] << 0));
  66.         }
  67.  
  68.         WREG32(AVIVO_D1GRPH_LUT_SEL + radeon_crtc->crtc_offset, radeon_crtc->crtc_id);
  69. }
  70.  
  71. static void evergreen_crtc_load_lut(struct drm_crtc *crtc)
  72. {
  73.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  74.         struct drm_device *dev = crtc->dev;
  75.         struct radeon_device *rdev = dev->dev_private;
  76.         int i;
  77.  
  78.         DRM_DEBUG("%d\n", radeon_crtc->crtc_id);
  79.         WREG32(EVERGREEN_DC_LUT_CONTROL + radeon_crtc->crtc_offset, 0);
  80.  
  81.         WREG32(EVERGREEN_DC_LUT_BLACK_OFFSET_BLUE + radeon_crtc->crtc_offset, 0);
  82.         WREG32(EVERGREEN_DC_LUT_BLACK_OFFSET_GREEN + radeon_crtc->crtc_offset, 0);
  83.         WREG32(EVERGREEN_DC_LUT_BLACK_OFFSET_RED + radeon_crtc->crtc_offset, 0);
  84.  
  85.         WREG32(EVERGREEN_DC_LUT_WHITE_OFFSET_BLUE + radeon_crtc->crtc_offset, 0xffff);
  86.         WREG32(EVERGREEN_DC_LUT_WHITE_OFFSET_GREEN + radeon_crtc->crtc_offset, 0xffff);
  87.         WREG32(EVERGREEN_DC_LUT_WHITE_OFFSET_RED + radeon_crtc->crtc_offset, 0xffff);
  88.  
  89.         WREG32(EVERGREEN_DC_LUT_RW_MODE, radeon_crtc->crtc_id);
  90.         WREG32(EVERGREEN_DC_LUT_WRITE_EN_MASK, 0x00000007);
  91.  
  92.         WREG32(EVERGREEN_DC_LUT_RW_INDEX, 0);
  93.         for (i = 0; i < 256; i++) {
  94.                 WREG32(EVERGREEN_DC_LUT_30_COLOR,
  95.                        (radeon_crtc->lut_r[i] << 20) |
  96.                        (radeon_crtc->lut_g[i] << 10) |
  97.                        (radeon_crtc->lut_b[i] << 0));
  98.         }
  99. }
  100.  
  101. static void legacy_crtc_load_lut(struct drm_crtc *crtc)
  102. {
  103.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  104.         struct drm_device *dev = crtc->dev;
  105.         struct radeon_device *rdev = dev->dev_private;
  106.         int i;
  107.         uint32_t dac2_cntl;
  108.  
  109.         dac2_cntl = RREG32(RADEON_DAC_CNTL2);
  110.         if (radeon_crtc->crtc_id == 0)
  111.                 dac2_cntl &= (uint32_t)~RADEON_DAC2_PALETTE_ACC_CTL;
  112.         else
  113.                 dac2_cntl |= RADEON_DAC2_PALETTE_ACC_CTL;
  114.         WREG32(RADEON_DAC_CNTL2, dac2_cntl);
  115.  
  116.         WREG8(RADEON_PALETTE_INDEX, 0);
  117.         for (i = 0; i < 256; i++) {
  118.                 WREG32(RADEON_PALETTE_30_DATA,
  119.                              (radeon_crtc->lut_r[i] << 20) |
  120.                              (radeon_crtc->lut_g[i] << 10) |
  121.                              (radeon_crtc->lut_b[i] << 0));
  122.         }
  123. }
  124.  
  125. void radeon_crtc_load_lut(struct drm_crtc *crtc)
  126. {
  127.         struct drm_device *dev = crtc->dev;
  128.         struct radeon_device *rdev = dev->dev_private;
  129.  
  130.         if (!crtc->enabled)
  131.                 return;
  132.  
  133.         if (ASIC_IS_DCE4(rdev))
  134.                 evergreen_crtc_load_lut(crtc);
  135.         else if (ASIC_IS_AVIVO(rdev))
  136.                 avivo_crtc_load_lut(crtc);
  137.         else
  138.                 legacy_crtc_load_lut(crtc);
  139. }
  140.  
  141. /** Sets the color ramps on behalf of fbcon */
  142. void radeon_crtc_fb_gamma_set(struct drm_crtc *crtc, u16 red, u16 green,
  143.                               u16 blue, int regno)
  144. {
  145.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  146.  
  147.         radeon_crtc->lut_r[regno] = red >> 6;
  148.         radeon_crtc->lut_g[regno] = green >> 6;
  149.         radeon_crtc->lut_b[regno] = blue >> 6;
  150. }
  151.  
  152. /** Gets the color ramps on behalf of fbcon */
  153. void radeon_crtc_fb_gamma_get(struct drm_crtc *crtc, u16 *red, u16 *green,
  154.                               u16 *blue, int regno)
  155. {
  156.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  157.  
  158.         *red = radeon_crtc->lut_r[regno] << 6;
  159.         *green = radeon_crtc->lut_g[regno] << 6;
  160.         *blue = radeon_crtc->lut_b[regno] << 6;
  161. }
  162.  
  163. static void radeon_crtc_gamma_set(struct drm_crtc *crtc, u16 *red, u16 *green,
  164.                                   u16 *blue, uint32_t size)
  165. {
  166.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  167.         int i;
  168.  
  169.         if (size != 256) {
  170.                 return;
  171.         }
  172.  
  173.         /* userspace palettes are always correct as is */
  174.                 for (i = 0; i < 256; i++) {
  175.                         radeon_crtc->lut_r[i] = red[i] >> 6;
  176.                         radeon_crtc->lut_g[i] = green[i] >> 6;
  177.                         radeon_crtc->lut_b[i] = blue[i] >> 6;
  178.                 }
  179.         radeon_crtc_load_lut(crtc);
  180. }
  181.  
  182. static void radeon_crtc_destroy(struct drm_crtc *crtc)
  183. {
  184.         struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  185.  
  186.         drm_crtc_cleanup(crtc);
  187.         kfree(radeon_crtc);
  188. }
  189.  
  190. static const struct drm_crtc_funcs radeon_crtc_funcs = {
  191.     .cursor_set = NULL,
  192.     .cursor_move = NULL,
  193.         .gamma_set = radeon_crtc_gamma_set,
  194.         .set_config = drm_crtc_helper_set_config,
  195.         .destroy = radeon_crtc_destroy,
  196. };
  197.  
  198. static void radeon_crtc_init(struct drm_device *dev, int index)
  199. {
  200.         struct radeon_device *rdev = dev->dev_private;
  201.         struct radeon_crtc *radeon_crtc;
  202.         int i;
  203.  
  204.         radeon_crtc = kzalloc(sizeof(struct radeon_crtc) + (RADEONFB_CONN_LIMIT * sizeof(struct drm_connector *)), GFP_KERNEL);
  205.         if (radeon_crtc == NULL)
  206.                 return;
  207.  
  208.         drm_crtc_init(dev, &radeon_crtc->base, &radeon_crtc_funcs);
  209.  
  210.         drm_mode_crtc_set_gamma_size(&radeon_crtc->base, 256);
  211.         radeon_crtc->crtc_id = index;
  212.         rdev->mode_info.crtcs[index] = radeon_crtc;
  213.  
  214. #if 0
  215.         radeon_crtc->mode_set.crtc = &radeon_crtc->base;
  216.         radeon_crtc->mode_set.connectors = (struct drm_connector **)(radeon_crtc + 1);
  217.         radeon_crtc->mode_set.num_connectors = 0;
  218. #endif
  219.  
  220.         for (i = 0; i < 256; i++) {
  221.                 radeon_crtc->lut_r[i] = i << 2;
  222.                 radeon_crtc->lut_g[i] = i << 2;
  223.                 radeon_crtc->lut_b[i] = i << 2;
  224.         }
  225.  
  226.         if (rdev->is_atom_bios && (ASIC_IS_AVIVO(rdev) || radeon_r4xx_atom))
  227.                 radeon_atombios_init_crtc(dev, radeon_crtc);
  228.         else
  229.                 radeon_legacy_init_crtc(dev, radeon_crtc);
  230. }
  231.  
  232. static const char *encoder_names[34] = {
  233.         "NONE",
  234.         "INTERNAL_LVDS",
  235.         "INTERNAL_TMDS1",
  236.         "INTERNAL_TMDS2",
  237.         "INTERNAL_DAC1",
  238.         "INTERNAL_DAC2",
  239.         "INTERNAL_SDVOA",
  240.         "INTERNAL_SDVOB",
  241.         "SI170B",
  242.         "CH7303",
  243.         "CH7301",
  244.         "INTERNAL_DVO1",
  245.         "EXTERNAL_SDVOA",
  246.         "EXTERNAL_SDVOB",
  247.         "TITFP513",
  248.         "INTERNAL_LVTM1",
  249.         "VT1623",
  250.         "HDMI_SI1930",
  251.         "HDMI_INTERNAL",
  252.         "INTERNAL_KLDSCP_TMDS1",
  253.         "INTERNAL_KLDSCP_DVO1",
  254.         "INTERNAL_KLDSCP_DAC1",
  255.         "INTERNAL_KLDSCP_DAC2",
  256.         "SI178",
  257.         "MVPU_FPGA",
  258.         "INTERNAL_DDI",
  259.         "VT1625",
  260.         "HDMI_SI1932",
  261.         "DP_AN9801",
  262.         "DP_DP501",
  263.         "INTERNAL_UNIPHY",
  264.         "INTERNAL_KLDSCP_LVTMA",
  265.         "INTERNAL_UNIPHY1",
  266.         "INTERNAL_UNIPHY2",
  267. };
  268.  
  269. static const char *connector_names[15] = {
  270.         "Unknown",
  271.         "VGA",
  272.         "DVI-I",
  273.         "DVI-D",
  274.         "DVI-A",
  275.         "Composite",
  276.         "S-video",
  277.         "LVDS",
  278.         "Component",
  279.         "DIN",
  280.         "DisplayPort",
  281.         "HDMI-A",
  282.         "HDMI-B",
  283.         "TV",
  284.         "eDP",
  285. };
  286.  
  287. static const char *hpd_names[7] = {
  288.         "NONE",
  289.         "HPD1",
  290.         "HPD2",
  291.         "HPD3",
  292.         "HPD4",
  293.         "HPD5",
  294.         "HPD6",
  295. };
  296.  
  297. static void radeon_print_display_setup(struct drm_device *dev)
  298. {
  299.         struct drm_connector *connector;
  300.         struct radeon_connector *radeon_connector;
  301.         struct drm_encoder *encoder;
  302.         struct radeon_encoder *radeon_encoder;
  303.         uint32_t devices;
  304.         int i = 0;
  305.  
  306.         DRM_INFO("Radeon Display Connectors\n");
  307.         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
  308.                 radeon_connector = to_radeon_connector(connector);
  309.                 DRM_INFO("Connector %d:\n", i);
  310.                 DRM_INFO("  %s\n", connector_names[connector->connector_type]);
  311.                 if (radeon_connector->hpd.hpd != RADEON_HPD_NONE)
  312.                         DRM_INFO("  %s\n", hpd_names[radeon_connector->hpd.hpd]);
  313.                 if (radeon_connector->ddc_bus) {
  314.                         DRM_INFO("  DDC: 0x%x 0x%x 0x%x 0x%x 0x%x 0x%x 0x%x 0x%x\n",
  315.                                  radeon_connector->ddc_bus->rec.mask_clk_reg,
  316.                                  radeon_connector->ddc_bus->rec.mask_data_reg,
  317.                                  radeon_connector->ddc_bus->rec.a_clk_reg,
  318.                                  radeon_connector->ddc_bus->rec.a_data_reg,
  319.                                  radeon_connector->ddc_bus->rec.en_clk_reg,
  320.                                  radeon_connector->ddc_bus->rec.en_data_reg,
  321.                                  radeon_connector->ddc_bus->rec.y_clk_reg,
  322.                                  radeon_connector->ddc_bus->rec.y_data_reg);
  323.                 } else {
  324.                         if (connector->connector_type == DRM_MODE_CONNECTOR_VGA ||
  325.                             connector->connector_type == DRM_MODE_CONNECTOR_DVII ||
  326.                             connector->connector_type == DRM_MODE_CONNECTOR_DVID ||
  327.                             connector->connector_type == DRM_MODE_CONNECTOR_DVIA ||
  328.                             connector->connector_type == DRM_MODE_CONNECTOR_HDMIA ||
  329.                             connector->connector_type == DRM_MODE_CONNECTOR_HDMIB)
  330.                                 DRM_INFO("  DDC: no ddc bus - possible BIOS bug - please report to xorg-driver-ati@lists.x.org\n");
  331.                 }
  332.                 DRM_INFO("  Encoders:\n");
  333.                 list_for_each_entry(encoder, &dev->mode_config.encoder_list, head) {
  334.                         radeon_encoder = to_radeon_encoder(encoder);
  335.                         devices = radeon_encoder->devices & radeon_connector->devices;
  336.                         if (devices) {
  337.                                 if (devices & ATOM_DEVICE_CRT1_SUPPORT)
  338.                                         DRM_INFO("    CRT1: %s\n", encoder_names[radeon_encoder->encoder_id]);
  339.                                 if (devices & ATOM_DEVICE_CRT2_SUPPORT)
  340.                                         DRM_INFO("    CRT2: %s\n", encoder_names[radeon_encoder->encoder_id]);
  341.                                 if (devices & ATOM_DEVICE_LCD1_SUPPORT)
  342.                                         DRM_INFO("    LCD1: %s\n", encoder_names[radeon_encoder->encoder_id]);
  343.                                 if (devices & ATOM_DEVICE_DFP1_SUPPORT)
  344.                                         DRM_INFO("    DFP1: %s\n", encoder_names[radeon_encoder->encoder_id]);
  345.                                 if (devices & ATOM_DEVICE_DFP2_SUPPORT)
  346.                                         DRM_INFO("    DFP2: %s\n", encoder_names[radeon_encoder->encoder_id]);
  347.                                 if (devices & ATOM_DEVICE_DFP3_SUPPORT)
  348.                                         DRM_INFO("    DFP3: %s\n", encoder_names[radeon_encoder->encoder_id]);
  349.                                 if (devices & ATOM_DEVICE_DFP4_SUPPORT)
  350.                                         DRM_INFO("    DFP4: %s\n", encoder_names[radeon_encoder->encoder_id]);
  351.                                 if (devices & ATOM_DEVICE_DFP5_SUPPORT)
  352.                                         DRM_INFO("    DFP5: %s\n", encoder_names[radeon_encoder->encoder_id]);
  353.                                 if (devices & ATOM_DEVICE_TV1_SUPPORT)
  354.                                         DRM_INFO("    TV1: %s\n", encoder_names[radeon_encoder->encoder_id]);
  355.                                 if (devices & ATOM_DEVICE_CV_SUPPORT)
  356.                                         DRM_INFO("    CV: %s\n", encoder_names[radeon_encoder->encoder_id]);
  357.                         }
  358.                 }
  359.                 i++;
  360.         }
  361. }
  362.  
  363. static bool radeon_setup_enc_conn(struct drm_device *dev)
  364. {
  365.         struct radeon_device *rdev = dev->dev_private;
  366.         struct drm_connector *drm_connector;
  367.         bool ret = false;
  368.  
  369.         if (rdev->bios) {
  370.                 if (rdev->is_atom_bios) {
  371.                         if (rdev->family >= CHIP_R600)
  372.                                 ret = radeon_get_atom_connector_info_from_object_table(dev);
  373.                         else
  374.                                 ret = radeon_get_atom_connector_info_from_supported_devices_table(dev);
  375.                 } else {
  376.                         ret = radeon_get_legacy_connector_info_from_bios(dev);
  377.                         if (ret == false)
  378.                                 ret = radeon_get_legacy_connector_info_from_table(dev);
  379.                 }
  380.         } else {
  381.                 if (!ASIC_IS_AVIVO(rdev))
  382.                         ret = radeon_get_legacy_connector_info_from_table(dev);
  383.         }
  384.         if (ret) {
  385.                 radeon_setup_encoder_clones(dev);
  386.                 radeon_print_display_setup(dev);
  387.                 list_for_each_entry(drm_connector, &dev->mode_config.connector_list, head)
  388.                         radeon_ddc_dump(drm_connector);
  389.         }
  390.  
  391.         return ret;
  392. }
  393.  
  394. int radeon_ddc_get_modes(struct radeon_connector *radeon_connector)
  395. {
  396.         struct drm_device *dev = radeon_connector->base.dev;
  397.         struct radeon_device *rdev = dev->dev_private;
  398.         int ret = 0;
  399.  
  400.         if ((radeon_connector->base.connector_type == DRM_MODE_CONNECTOR_DisplayPort) ||
  401.             (radeon_connector->base.connector_type == DRM_MODE_CONNECTOR_eDP)) {
  402.                 struct radeon_connector_atom_dig *dig = radeon_connector->con_priv;
  403.                 if ((dig->dp_sink_type == CONNECTOR_OBJECT_ID_DISPLAYPORT ||
  404.                      dig->dp_sink_type == CONNECTOR_OBJECT_ID_eDP) && dig->dp_i2c_bus)
  405.                         radeon_connector->edid = drm_get_edid(&radeon_connector->base, &dig->dp_i2c_bus->adapter);
  406.         }
  407.         if (!radeon_connector->ddc_bus)
  408.                 return -1;
  409.         if (!radeon_connector->edid) {
  410.                 radeon_connector->edid = drm_get_edid(&radeon_connector->base, &radeon_connector->ddc_bus->adapter);
  411.         }
  412.         /* some servers provide a hardcoded edid in rom for KVMs */
  413.         if (!radeon_connector->edid)
  414.                 radeon_connector->edid = radeon_combios_get_hardcoded_edid(rdev);
  415.         if (radeon_connector->edid) {
  416.                 drm_mode_connector_update_edid_property(&radeon_connector->base, radeon_connector->edid);
  417.                 ret = drm_add_edid_modes(&radeon_connector->base, radeon_connector->edid);
  418.                 return ret;
  419.         }
  420.         drm_mode_connector_update_edid_property(&radeon_connector->base, NULL);
  421.         return 0;
  422. }
  423.  
  424. static int radeon_ddc_dump(struct drm_connector *connector)
  425. {
  426.         struct edid *edid;
  427.         struct radeon_connector *radeon_connector = to_radeon_connector(connector);
  428.         int ret = 0;
  429.  
  430.         if (!radeon_connector->ddc_bus)
  431.                 return -1;
  432.         edid = drm_get_edid(connector, &radeon_connector->ddc_bus->adapter);
  433.         if (edid) {
  434.                 kfree(edid);
  435.         }
  436.         return ret;
  437. }
  438.  
  439. static inline uint32_t radeon_div(uint64_t n, uint32_t d)
  440. {
  441.         uint64_t mod;
  442.  
  443.         n += d / 2;
  444.  
  445.         mod = do_div(n, d);
  446.         return n;
  447. }
  448.  
  449. static void radeon_compute_pll_legacy(struct radeon_pll *pll,
  450.                         uint64_t freq,
  451.                         uint32_t *dot_clock_p,
  452.                         uint32_t *fb_div_p,
  453.                         uint32_t *frac_fb_div_p,
  454.                         uint32_t *ref_div_p,
  455.                         uint32_t *post_div_p)
  456. {
  457.         uint32_t min_ref_div = pll->min_ref_div;
  458.         uint32_t max_ref_div = pll->max_ref_div;
  459.         uint32_t min_post_div = pll->min_post_div;
  460.         uint32_t max_post_div = pll->max_post_div;
  461.         uint32_t min_fractional_feed_div = 0;
  462.         uint32_t max_fractional_feed_div = 0;
  463.         uint32_t best_vco = pll->best_vco;
  464.         uint32_t best_post_div = 1;
  465.         uint32_t best_ref_div = 1;
  466.         uint32_t best_feedback_div = 1;
  467.         uint32_t best_frac_feedback_div = 0;
  468.         uint32_t best_freq = -1;
  469.         uint32_t best_error = 0xffffffff;
  470.         uint32_t best_vco_diff = 1;
  471.         uint32_t post_div;
  472.  
  473.         DRM_DEBUG("PLL freq %llu %u %u\n", freq, pll->min_ref_div, pll->max_ref_div);
  474.         freq = freq * 1000;
  475.  
  476.         if (pll->flags & RADEON_PLL_USE_REF_DIV)
  477.                 min_ref_div = max_ref_div = pll->reference_div;
  478.         else {
  479.                 while (min_ref_div < max_ref_div-1) {
  480.                         uint32_t mid = (min_ref_div + max_ref_div) / 2;
  481.                         uint32_t pll_in = pll->reference_freq / mid;
  482.                         if (pll_in < pll->pll_in_min)
  483.                                 max_ref_div = mid;
  484.                         else if (pll_in > pll->pll_in_max)
  485.                                 min_ref_div = mid;
  486.                         else
  487.                                 break;
  488.                 }
  489.         }
  490.  
  491.         if (pll->flags & RADEON_PLL_USE_POST_DIV)
  492.                 min_post_div = max_post_div = pll->post_div;
  493.  
  494.         if (pll->flags & RADEON_PLL_USE_FRAC_FB_DIV) {
  495.                 min_fractional_feed_div = pll->min_frac_feedback_div;
  496.                 max_fractional_feed_div = pll->max_frac_feedback_div;
  497.         }
  498.  
  499.         for (post_div = min_post_div; post_div <= max_post_div; ++post_div) {
  500.                 uint32_t ref_div;
  501.  
  502.                 if ((pll->flags & RADEON_PLL_NO_ODD_POST_DIV) && (post_div & 1))
  503.                         continue;
  504.  
  505.                 /* legacy radeons only have a few post_divs */
  506.                 if (pll->flags & RADEON_PLL_LEGACY) {
  507.                         if ((post_div == 5) ||
  508.                             (post_div == 7) ||
  509.                             (post_div == 9) ||
  510.                             (post_div == 10) ||
  511.                             (post_div == 11) ||
  512.                             (post_div == 13) ||
  513.                             (post_div == 14) ||
  514.                             (post_div == 15))
  515.                                 continue;
  516.                 }
  517.  
  518.                 for (ref_div = min_ref_div; ref_div <= max_ref_div; ++ref_div) {
  519.                         uint32_t feedback_div, current_freq = 0, error, vco_diff;
  520.                         uint32_t pll_in = pll->reference_freq / ref_div;
  521.                         uint32_t min_feed_div = pll->min_feedback_div;
  522.                         uint32_t max_feed_div = pll->max_feedback_div + 1;
  523.  
  524.                         if (pll_in < pll->pll_in_min || pll_in > pll->pll_in_max)
  525.                                 continue;
  526.  
  527.                         while (min_feed_div < max_feed_div) {
  528.                                 uint32_t vco;
  529.                                 uint32_t min_frac_feed_div = min_fractional_feed_div;
  530.                                 uint32_t max_frac_feed_div = max_fractional_feed_div + 1;
  531.                                 uint32_t frac_feedback_div;
  532.                                 uint64_t tmp;
  533.  
  534.                                 feedback_div = (min_feed_div + max_feed_div) / 2;
  535.  
  536.                                 tmp = (uint64_t)pll->reference_freq * feedback_div;
  537.                                 vco = radeon_div(tmp, ref_div);
  538.  
  539.                                 if (vco < pll->pll_out_min) {
  540.                                         min_feed_div = feedback_div + 1;
  541.                                         continue;
  542.                                 } else if (vco > pll->pll_out_max) {
  543.                                         max_feed_div = feedback_div;
  544.                                         continue;
  545.                                 }
  546.  
  547.                                 while (min_frac_feed_div < max_frac_feed_div) {
  548.                                         frac_feedback_div = (min_frac_feed_div + max_frac_feed_div) / 2;
  549.                                         tmp = (uint64_t)pll->reference_freq * 10000 * feedback_div;
  550.                                         tmp += (uint64_t)pll->reference_freq * 1000 * frac_feedback_div;
  551.                                         current_freq = radeon_div(tmp, ref_div * post_div);
  552.  
  553.                                         if (pll->flags & RADEON_PLL_PREFER_CLOSEST_LOWER) {
  554.                                                 error = freq - current_freq;
  555.                                                 error = error < 0 ? 0xffffffff : error;
  556.                                         } else
  557.                                         error = abs(current_freq - freq);
  558.                                         vco_diff = abs(vco - best_vco);
  559.  
  560.                                         if ((best_vco == 0 && error < best_error) ||
  561.                                             (best_vco != 0 &&
  562.                                              (error < best_error - 100 ||
  563.                                               (abs(error - best_error) < 100 && vco_diff < best_vco_diff)))) {
  564.                                                 best_post_div = post_div;
  565.                                                 best_ref_div = ref_div;
  566.                                                 best_feedback_div = feedback_div;
  567.                                                 best_frac_feedback_div = frac_feedback_div;
  568.                                                 best_freq = current_freq;
  569.                                                 best_error = error;
  570.                                                 best_vco_diff = vco_diff;
  571.                                         } else if (current_freq == freq) {
  572.                                                 if (best_freq == -1) {
  573.                                                         best_post_div = post_div;
  574.                                                         best_ref_div = ref_div;
  575.                                                         best_feedback_div = feedback_div;
  576.                                                         best_frac_feedback_div = frac_feedback_div;
  577.                                                         best_freq = current_freq;
  578.                                                         best_error = error;
  579.                                                         best_vco_diff = vco_diff;
  580.                                                 } else if (((pll->flags & RADEON_PLL_PREFER_LOW_REF_DIV) && (ref_div < best_ref_div)) ||
  581.                                                            ((pll->flags & RADEON_PLL_PREFER_HIGH_REF_DIV) && (ref_div > best_ref_div)) ||
  582.                                                            ((pll->flags & RADEON_PLL_PREFER_LOW_FB_DIV) && (feedback_div < best_feedback_div)) ||
  583.                                                            ((pll->flags & RADEON_PLL_PREFER_HIGH_FB_DIV) && (feedback_div > best_feedback_div)) ||
  584.                                                            ((pll->flags & RADEON_PLL_PREFER_LOW_POST_DIV) && (post_div < best_post_div)) ||
  585.                                                            ((pll->flags & RADEON_PLL_PREFER_HIGH_POST_DIV) && (post_div > best_post_div))) {
  586.                                                         best_post_div = post_div;
  587.                                                         best_ref_div = ref_div;
  588.                                                         best_feedback_div = feedback_div;
  589.                                                         best_frac_feedback_div = frac_feedback_div;
  590.                                                         best_freq = current_freq;
  591.                                                         best_error = error;
  592.                                                         best_vco_diff = vco_diff;
  593.                                                 }
  594.                                         }
  595.                                         if (current_freq < freq)
  596.                                                 min_frac_feed_div = frac_feedback_div + 1;
  597.                                         else
  598.                                                 max_frac_feed_div = frac_feedback_div;
  599.                                 }
  600.                                 if (current_freq < freq)
  601.                                         min_feed_div = feedback_div + 1;
  602.                                 else
  603.                                         max_feed_div = feedback_div;
  604.                         }
  605.                 }
  606.         }
  607.  
  608.         *dot_clock_p = best_freq / 10000;
  609.         *fb_div_p = best_feedback_div;
  610.         *frac_fb_div_p = best_frac_feedback_div;
  611.         *ref_div_p = best_ref_div;
  612.         *post_div_p = best_post_div;
  613. }
  614.  
  615. static bool
  616. calc_fb_div(struct radeon_pll *pll,
  617.             uint32_t freq,
  618.             uint32_t post_div,
  619.             uint32_t ref_div,
  620.             uint32_t *fb_div,
  621.             uint32_t *fb_div_frac)
  622. {
  623.         fixed20_12 feedback_divider, a, b;
  624.         u32 vco_freq;
  625.  
  626.         vco_freq = freq * post_div;
  627.         /* feedback_divider = vco_freq * ref_div / pll->reference_freq; */
  628.         a.full = rfixed_const(pll->reference_freq);
  629.         feedback_divider.full = rfixed_const(vco_freq);
  630.         feedback_divider.full = rfixed_div(feedback_divider, a);
  631.         a.full = rfixed_const(ref_div);
  632.         feedback_divider.full = rfixed_mul(feedback_divider, a);
  633.  
  634.         if (pll->flags & RADEON_PLL_USE_FRAC_FB_DIV) {
  635.                 /* feedback_divider = floor((feedback_divider * 10.0) + 0.5) * 0.1; */
  636.                 a.full = rfixed_const(10);
  637.                 feedback_divider.full = rfixed_mul(feedback_divider, a);
  638.                 feedback_divider.full += rfixed_const_half(0);
  639.                 feedback_divider.full = rfixed_floor(feedback_divider);
  640.                 feedback_divider.full = rfixed_div(feedback_divider, a);
  641.  
  642.                 /* *fb_div = floor(feedback_divider); */
  643.                 a.full = rfixed_floor(feedback_divider);
  644.                 *fb_div = rfixed_trunc(a);
  645.                 /* *fb_div_frac = fmod(feedback_divider, 1.0) * 10.0; */
  646.                 a.full = rfixed_const(10);
  647.                 b.full = rfixed_mul(feedback_divider, a);
  648.  
  649.                 feedback_divider.full = rfixed_floor(feedback_divider);
  650.                 feedback_divider.full = rfixed_mul(feedback_divider, a);
  651.                 feedback_divider.full = b.full - feedback_divider.full;
  652.                 *fb_div_frac = rfixed_trunc(feedback_divider);
  653.         } else {
  654.                 /* *fb_div = floor(feedback_divider + 0.5); */
  655.                 feedback_divider.full += rfixed_const_half(0);
  656.                 feedback_divider.full = rfixed_floor(feedback_divider);
  657.  
  658.                 *fb_div = rfixed_trunc(feedback_divider);
  659.                 *fb_div_frac = 0;
  660.         }
  661.  
  662.         if (((*fb_div) < pll->min_feedback_div) || ((*fb_div) > pll->max_feedback_div))
  663.                 return false;
  664.         else
  665.                 return true;
  666. }
  667.  
  668. static bool
  669. calc_fb_ref_div(struct radeon_pll *pll,
  670.                 uint32_t freq,
  671.                 uint32_t post_div,
  672.                 uint32_t *fb_div,
  673.                 uint32_t *fb_div_frac,
  674.                 uint32_t *ref_div)
  675. {
  676.         fixed20_12 ffreq, max_error, error, pll_out, a;
  677.         u32 vco;
  678.  
  679.         ffreq.full = rfixed_const(freq);
  680.         /* max_error = ffreq * 0.0025; */
  681.         a.full = rfixed_const(400);
  682.         max_error.full = rfixed_div(ffreq, a);
  683.  
  684.         for ((*ref_div) = pll->min_ref_div; (*ref_div) < pll->max_ref_div; ++(*ref_div)) {
  685.                 if (calc_fb_div(pll, freq, post_div, (*ref_div), fb_div, fb_div_frac)) {
  686.                         vco = pll->reference_freq * (((*fb_div) * 10) + (*fb_div_frac));
  687.                         vco = vco / ((*ref_div) * 10);
  688.  
  689.                         if ((vco < pll->pll_out_min) || (vco > pll->pll_out_max))
  690.                                 continue;
  691.  
  692.                         /* pll_out = vco / post_div; */
  693.                         a.full = rfixed_const(post_div);
  694.                         pll_out.full = rfixed_const(vco);
  695.                         pll_out.full = rfixed_div(pll_out, a);
  696.  
  697.                         if (pll_out.full >= ffreq.full) {
  698.                                 error.full = pll_out.full - ffreq.full;
  699.                                 if (error.full <= max_error.full)
  700.                                         return true;
  701.                         }
  702.                 }
  703.         }
  704.         return false;
  705. }
  706.  
  707. static void radeon_compute_pll_new(struct radeon_pll *pll,
  708.                               uint64_t freq,
  709.                               uint32_t *dot_clock_p,
  710.                               uint32_t *fb_div_p,
  711.                               uint32_t *frac_fb_div_p,
  712.                               uint32_t *ref_div_p,
  713.                               uint32_t *post_div_p)
  714. {
  715.         u32 fb_div = 0, fb_div_frac = 0, post_div = 0, ref_div = 0;
  716.         u32 best_freq = 0, vco_frequency;
  717.  
  718.         /* freq = freq / 10; */
  719.         do_div(freq, 10);
  720.  
  721.         if (pll->flags & RADEON_PLL_USE_POST_DIV) {
  722.                 post_div = pll->post_div;
  723.                 if ((post_div < pll->min_post_div) || (post_div > pll->max_post_div))
  724.                         goto done;
  725.  
  726.                 vco_frequency = freq * post_div;
  727.                 if ((vco_frequency < pll->pll_out_min) || (vco_frequency > pll->pll_out_max))
  728.                         goto done;
  729.  
  730.                 if (pll->flags & RADEON_PLL_USE_REF_DIV) {
  731.                         ref_div = pll->reference_div;
  732.                         if ((ref_div < pll->min_ref_div) || (ref_div > pll->max_ref_div))
  733.                                 goto done;
  734.                         if (!calc_fb_div(pll, freq, post_div, ref_div, &fb_div, &fb_div_frac))
  735.                                 goto done;
  736.                 }
  737.         } else {
  738.                 for (post_div = pll->max_post_div; post_div >= pll->min_post_div; --post_div) {
  739.                         if (pll->flags & RADEON_PLL_LEGACY) {
  740.                                 if ((post_div == 5) ||
  741.                                     (post_div == 7) ||
  742.                                     (post_div == 9) ||
  743.                                     (post_div == 10) ||
  744.                                     (post_div == 11))
  745.                                         continue;
  746.                         }
  747.  
  748.                         if ((pll->flags & RADEON_PLL_NO_ODD_POST_DIV) && (post_div & 1))
  749.                         continue;
  750.  
  751.                         vco_frequency = freq * post_div;
  752.                         if ((vco_frequency < pll->pll_out_min) || (vco_frequency > pll->pll_out_max))
  753.                         continue;
  754.                         if (pll->flags & RADEON_PLL_USE_REF_DIV) {
  755.                                 ref_div = pll->reference_div;
  756.                                 if ((ref_div < pll->min_ref_div) || (ref_div > pll->max_ref_div))
  757.                                         goto done;
  758.                                 if (calc_fb_div(pll, freq, post_div, ref_div, &fb_div, &fb_div_frac))
  759.                                         break;
  760.                         } else {
  761.                                 if (calc_fb_ref_div(pll, freq, post_div, &fb_div, &fb_div_frac, &ref_div))
  762.                         break;
  763.                 }
  764.         }
  765.         }
  766.  
  767.         best_freq = pll->reference_freq * 10 * fb_div;
  768.         best_freq += pll->reference_freq * fb_div_frac;
  769.         best_freq = best_freq / (ref_div * post_div);
  770.  
  771. done:
  772.         if (best_freq == 0)
  773.                 DRM_ERROR("Couldn't find valid PLL dividers\n");
  774.  
  775.         *dot_clock_p = best_freq / 10;
  776.         *fb_div_p = fb_div;
  777.         *frac_fb_div_p = fb_div_frac;
  778.         *ref_div_p = ref_div;
  779.         *post_div_p = post_div;
  780.  
  781.         DRM_DEBUG("%u %d.%d, %d, %d\n", *dot_clock_p, *fb_div_p, *frac_fb_div_p, *ref_div_p, *post_div_p);
  782. }
  783.  
  784. void radeon_compute_pll(struct radeon_pll *pll,
  785.                         uint64_t freq,
  786.                         uint32_t *dot_clock_p,
  787.                         uint32_t *fb_div_p,
  788.                         uint32_t *frac_fb_div_p,
  789.                         uint32_t *ref_div_p,
  790.                         uint32_t *post_div_p)
  791. {
  792.         switch (pll->algo) {
  793.         case PLL_ALGO_NEW:
  794.                 radeon_compute_pll_new(pll, freq, dot_clock_p, fb_div_p,
  795.                                        frac_fb_div_p, ref_div_p, post_div_p);
  796.                 break;
  797.         case PLL_ALGO_LEGACY:
  798.         default:
  799.                 radeon_compute_pll_legacy(pll, freq, dot_clock_p, fb_div_p,
  800.                                           frac_fb_div_p, ref_div_p, post_div_p);
  801.                 break;
  802.         }
  803. }
  804.  
  805. static void radeon_user_framebuffer_destroy(struct drm_framebuffer *fb)
  806. {
  807.         struct radeon_framebuffer *radeon_fb = to_radeon_framebuffer(fb);
  808.         struct drm_device *dev = fb->dev;
  809.  
  810.         if (fb->fbdev)
  811.                 radeonfb_remove(dev, fb);
  812.  
  813. //   if (radeon_fb->obj) {
  814. //       radeon_gem_object_unpin(radeon_fb->obj);
  815. //       mutex_lock(&dev->struct_mutex);
  816. //       drm_gem_object_unreference(radeon_fb->obj);
  817. //       mutex_unlock(&dev->struct_mutex);
  818. //   }
  819.         drm_framebuffer_cleanup(fb);
  820.         kfree(radeon_fb);
  821. }
  822.  
  823. static int radeon_user_framebuffer_create_handle(struct drm_framebuffer *fb,
  824.                          struct drm_file *file_priv,
  825.                          unsigned int *handle)
  826. {
  827.    struct radeon_framebuffer *radeon_fb = to_radeon_framebuffer(fb);
  828.  
  829.    return NULL;
  830. //   return drm_gem_handle_create(file_priv, radeon_fb->obj, handle);
  831. }
  832.  
  833. static const struct drm_framebuffer_funcs radeon_fb_funcs = {
  834.         .destroy = radeon_user_framebuffer_destroy,
  835.     .create_handle = radeon_user_framebuffer_create_handle,
  836. };
  837.  
  838. struct drm_framebuffer *
  839. radeon_framebuffer_create(struct drm_device *dev,
  840.                           struct drm_mode_fb_cmd *mode_cmd,
  841.                           struct drm_gem_object *obj)
  842. {
  843.         struct radeon_framebuffer *radeon_fb;
  844.  
  845.     radeon_fb = kzalloc(sizeof(*radeon_fb), GFP_KERNEL);
  846.         if (radeon_fb == NULL) {
  847.                 return NULL;
  848.         }
  849.     drm_framebuffer_init(dev, &radeon_fb->base, &radeon_fb_funcs);
  850.     drm_helper_mode_fill_fb_struct(&radeon_fb->base, mode_cmd);
  851.         radeon_fb->obj = obj;
  852.         return &radeon_fb->base;
  853. }
  854.  
  855. static struct drm_framebuffer *
  856. radeon_user_framebuffer_create(struct drm_device *dev,
  857.                                struct drm_file *file_priv,
  858.                                struct drm_mode_fb_cmd *mode_cmd)
  859. {
  860.         struct drm_gem_object *obj;
  861.  
  862.     return NULL;
  863.  
  864. //   obj = drm_gem_object_lookup(dev, file_priv, mode_cmd->handle);
  865. //
  866. //   return radeon_framebuffer_create(dev, mode_cmd, obj);
  867. }
  868.  
  869. static const struct drm_mode_config_funcs radeon_mode_funcs = {
  870.  //  .fb_create = radeon_user_framebuffer_create,
  871.      .fb_changed = radeonfb_probe,
  872. };
  873.  
  874. struct drm_prop_enum_list {
  875.         int type;
  876.         char *name;
  877. };
  878.  
  879. static struct drm_prop_enum_list radeon_tmds_pll_enum_list[] =
  880. {       { 0, "driver" },
  881.         { 1, "bios" },
  882. };
  883.  
  884. static struct drm_prop_enum_list radeon_tv_std_enum_list[] =
  885. {       { TV_STD_NTSC, "ntsc" },
  886.         { TV_STD_PAL, "pal" },
  887.         { TV_STD_PAL_M, "pal-m" },
  888.         { TV_STD_PAL_60, "pal-60" },
  889.         { TV_STD_NTSC_J, "ntsc-j" },
  890.         { TV_STD_SCART_PAL, "scart-pal" },
  891.         { TV_STD_PAL_CN, "pal-cn" },
  892.         { TV_STD_SECAM, "secam" },
  893. };
  894.  
  895. static int radeon_modeset_create_props(struct radeon_device *rdev)
  896. {
  897.         int i, sz;
  898.  
  899.         if (rdev->is_atom_bios) {
  900.                 rdev->mode_info.coherent_mode_property =
  901.                         drm_property_create(rdev->ddev,
  902.                                             DRM_MODE_PROP_RANGE,
  903.                                             "coherent", 2);
  904.                 if (!rdev->mode_info.coherent_mode_property)
  905.                         return -ENOMEM;
  906.  
  907.                 rdev->mode_info.coherent_mode_property->values[0] = 0;
  908.                 rdev->mode_info.coherent_mode_property->values[1] = 1;
  909.         }
  910.  
  911.         if (!ASIC_IS_AVIVO(rdev)) {
  912.                 sz = ARRAY_SIZE(radeon_tmds_pll_enum_list);
  913.                 rdev->mode_info.tmds_pll_property =
  914.                         drm_property_create(rdev->ddev,
  915.                                             DRM_MODE_PROP_ENUM,
  916.                                             "tmds_pll", sz);
  917.                 for (i = 0; i < sz; i++) {
  918.                         drm_property_add_enum(rdev->mode_info.tmds_pll_property,
  919.                                               i,
  920.                                               radeon_tmds_pll_enum_list[i].type,
  921.                                               radeon_tmds_pll_enum_list[i].name);
  922.                 }
  923.         }
  924.  
  925.         rdev->mode_info.load_detect_property =
  926.                 drm_property_create(rdev->ddev,
  927.                                     DRM_MODE_PROP_RANGE,
  928.                                     "load detection", 2);
  929.         if (!rdev->mode_info.load_detect_property)
  930.                 return -ENOMEM;
  931.         rdev->mode_info.load_detect_property->values[0] = 0;
  932.         rdev->mode_info.load_detect_property->values[1] = 1;
  933.  
  934.         drm_mode_create_scaling_mode_property(rdev->ddev);
  935.  
  936.         sz = ARRAY_SIZE(radeon_tv_std_enum_list);
  937.         rdev->mode_info.tv_std_property =
  938.                 drm_property_create(rdev->ddev,
  939.                                     DRM_MODE_PROP_ENUM,
  940.                                     "tv standard", sz);
  941.         for (i = 0; i < sz; i++) {
  942.                 drm_property_add_enum(rdev->mode_info.tv_std_property,
  943.                                       i,
  944.                                       radeon_tv_std_enum_list[i].type,
  945.                                       radeon_tv_std_enum_list[i].name);
  946.         }
  947.  
  948.         return 0;
  949. }
  950.  
  951. int radeon_modeset_init(struct radeon_device *rdev)
  952. {
  953.         int i;
  954.         int ret;
  955.  
  956.         drm_mode_config_init(rdev->ddev);
  957.         rdev->mode_info.mode_config_initialized = true;
  958.  
  959.     rdev->ddev->mode_config.funcs = (void *)&radeon_mode_funcs;
  960.  
  961.         if (ASIC_IS_AVIVO(rdev)) {
  962.                 rdev->ddev->mode_config.max_width = 8192;
  963.                 rdev->ddev->mode_config.max_height = 8192;
  964.         } else {
  965.                 rdev->ddev->mode_config.max_width = 4096;
  966.                 rdev->ddev->mode_config.max_height = 4096;
  967.         }
  968.  
  969.         rdev->ddev->mode_config.fb_base = rdev->mc.aper_base;
  970.  
  971.         ret = radeon_modeset_create_props(rdev);
  972.         if (ret) {
  973.                 return ret;
  974.         }
  975.  
  976.         /* check combios for a valid hardcoded EDID - Sun servers */
  977.         if (!rdev->is_atom_bios) {
  978.                 /* check for hardcoded EDID in BIOS */
  979.                 radeon_combios_check_hardcoded_edid(rdev);
  980.         }
  981.  
  982.         if (rdev->flags & RADEON_SINGLE_CRTC)
  983.                 rdev->num_crtc = 1;
  984.         else {
  985.                 if (ASIC_IS_DCE4(rdev))
  986.                         rdev->num_crtc = 6;
  987.                 else
  988.                         rdev->num_crtc = 2;
  989.         }
  990.  
  991.         /* allocate crtcs */
  992.         for (i = 0; i < rdev->num_crtc; i++) {
  993.                 radeon_crtc_init(rdev->ddev, i);
  994.         }
  995.  
  996.         /* okay we should have all the bios connectors */
  997.         ret = radeon_setup_enc_conn(rdev->ddev);
  998.         if (!ret) {
  999.                 return ret;
  1000.         }
  1001.         /* initialize hpd */
  1002.         radeon_hpd_init(rdev);
  1003.         drm_helper_initial_config(rdev->ddev);
  1004.         return 0;
  1005. }
  1006.  
  1007. void radeon_modeset_fini(struct radeon_device *rdev)
  1008. {
  1009.         kfree(rdev->mode_info.bios_hardcoded_edid);
  1010.  
  1011.         if (rdev->mode_info.mode_config_initialized) {
  1012.                 radeon_hpd_fini(rdev);
  1013.                 drm_mode_config_cleanup(rdev->ddev);
  1014.                 rdev->mode_info.mode_config_initialized = false;
  1015.         }
  1016. }
  1017.  
  1018. bool radeon_crtc_scaling_mode_fixup(struct drm_crtc *crtc,
  1019.                                 struct drm_display_mode *mode,
  1020.                                 struct drm_display_mode *adjusted_mode)
  1021. {
  1022.         struct drm_device *dev = crtc->dev;
  1023.         struct drm_encoder *encoder;
  1024.                 struct radeon_crtc *radeon_crtc = to_radeon_crtc(crtc);
  1025.         struct radeon_encoder *radeon_encoder;
  1026.         bool first = true;
  1027.  
  1028.         list_for_each_entry(encoder, &dev->mode_config.encoder_list, head) {
  1029.                 radeon_encoder = to_radeon_encoder(encoder);
  1030.                 if (encoder->crtc != crtc)
  1031.                         continue;
  1032.                 if (first) {
  1033.                         /* set scaling */
  1034.                         if (radeon_encoder->rmx_type == RMX_OFF)
  1035.                                 radeon_crtc->rmx_type = RMX_OFF;
  1036.                         else if (mode->hdisplay < radeon_encoder->native_mode.hdisplay ||
  1037.                                  mode->vdisplay < radeon_encoder->native_mode.vdisplay)
  1038.                         radeon_crtc->rmx_type = radeon_encoder->rmx_type;
  1039.                         else
  1040.                                 radeon_crtc->rmx_type = RMX_OFF;
  1041.                         /* copy native mode */
  1042.                         memcpy(&radeon_crtc->native_mode,
  1043.                                 &radeon_encoder->native_mode,
  1044.                                 sizeof(struct drm_display_mode));
  1045.                         first = false;
  1046.                 } else {
  1047.                         if (radeon_crtc->rmx_type != radeon_encoder->rmx_type) {
  1048.                                 /* WARNING: Right now this can't happen but
  1049.                                  * in the future we need to check that scaling
  1050.                                  * are consistent accross different encoder
  1051.                                  * (ie all encoder can work with the same
  1052.                                  *  scaling).
  1053.                                  */
  1054.                                 DRM_ERROR("Scaling not consistent accross encoder.\n");
  1055.                                 return false;
  1056.                         }
  1057.                 }
  1058.         }
  1059.         if (radeon_crtc->rmx_type != RMX_OFF) {
  1060.         fixed20_12 a, b;
  1061.                 a.full = rfixed_const(crtc->mode.vdisplay);
  1062.                 b.full = rfixed_const(radeon_crtc->native_mode.hdisplay);
  1063.                 radeon_crtc->vsc.full = rfixed_div(a, b);
  1064.                 a.full = rfixed_const(crtc->mode.hdisplay);
  1065.                 b.full = rfixed_const(radeon_crtc->native_mode.vdisplay);
  1066.                 radeon_crtc->hsc.full = rfixed_div(a, b);
  1067.         } else {
  1068.                 radeon_crtc->vsc.full = rfixed_const(1);
  1069.                 radeon_crtc->hsc.full = rfixed_const(1);
  1070.         }
  1071.         return true;
  1072. }
  1073.