Subversion Repositories Kolibri OS

Rev

Rev 1616 | Go to most recent revision | Blame | Last modification | View Log | Download | RSS feed

  1.  
  2. #define UHCI_USBLEGSUP          0x00c0  /* legacy support */
  3. #define UHCI_USBLEGSUP_DEFAULT  0x2000  /* only PIRQ enable set */
  4. #define UHCI_USBLEGSUP_RWC      0x8f00  /* the R/WC bits */
  5. #define UHCI_USBLEGSUP_RO       0x5040  /* R/O and reserved bits */
  6.  
  7.  
  8. #define UHCI_USBCMD                  0  /* command register */
  9. #define UHCI_USBINTR                 4  /* interrupt register */
  10. #define UHCI_USBCMD_RUN         0x0001  /* RUN/STOP bit */
  11. #define UHCI_USBCMD_HCRESET     0x0002  /* Host Controller reset */
  12. #define UHCI_USBCMD_EGSM        0x0008  /* Global Suspend Mode */
  13. #define UHCI_USBCMD_CONFIGURE   0x0040  /* Config Flag */
  14. #define UHCI_USBINTR_RESUME     0x0002  /* Resume interrupt enable */
  15.  
  16.  
  17. #define USBCMD                       0
  18. #define  USBCMD_RS              0x0001  /* Run/Stop */
  19. #define  USBCMD_HCRESET         0x0002  /* Host reset */
  20. #define  USBCMD_GRESET          0x0004  /* Global reset */
  21. #define  USBCMD_EGSM            0x0008  /* Global Suspend Mode */
  22. #define  USBCMD_FGR             0x0010  /* Force Global Resume */
  23. #define  USBCMD_SWDBG           0x0020  /* SW Debug mode */
  24. #define  USBCMD_CF              0x0040  /* Config Flag (sw only) */
  25. #define  USBCMD_MAXP            0x0080  /* Max Packet (0 = 32, 1 = 64) */
  26.  
  27. #define  USBSTS                      2
  28. #define   USBSTS_USBINT         0x0001  /* Interrupt due to IOC */
  29. #define   USBSTS_ERROR          0x0002  /* Interrupt due to error */
  30. #define   USBSTS_RD             0x0004  /* Resume Detect */
  31. #define   USBSTS_HSE            0x0008  /* Host System Error: PCI problems */
  32. #define   USBSTS_HCPE           0x0010  /* Host Controller Process Error:
  33.                                          * the schedule is buggy */
  34. #define   USBSTS_HCH            0x0020  /* HC Halted */
  35.  
  36.  
  37. #define  USBFRNUM                    6
  38. #define  USBFLBASEADD                8
  39. #define  USBSOF                     12
  40. #define  USBSOF_DEFAULT             64  /* Frame length is exactly 1 ms */
  41.  
  42. #define  USBPORTSC1                 16
  43. #define  USBPORTSC2                 18
  44.  
  45. #define  UHCI_RH_MAXCHILD            7
  46.  
  47.  
  48. /*
  49.  * Make sure the controller is completely inactive, unable to
  50.  * generate interrupts or do DMA.
  51.  */
  52. void uhci_reset_hc(hc_t *hc)
  53. {
  54.         /* Turn off PIRQ enable and SMI enable.  (This also turns off the
  55.          * BIOS's USB Legacy Support.)  Turn off all the R/WC bits too.
  56.          */
  57.    pciWriteWord(hc->PciTag, UHCI_USBLEGSUP, UHCI_USBLEGSUP_RWC);
  58.  
  59.         /* Reset the HC - this will force us to get a
  60.          * new notification of any already connected
  61.          * ports due to the virtual disconnect that it
  62.          * implies.
  63.          */
  64.    out16(hc->iobase + UHCI_USBCMD, UHCI_USBCMD_HCRESET);
  65.    __asm__ __volatile__ ("":::"memory");
  66.  
  67.    delay(20/10);
  68.  
  69.    if (in16(hc->iobase + UHCI_USBCMD) & UHCI_USBCMD_HCRESET)
  70.        dbgprintf("HCRESET not completed yet!\n");
  71.  
  72.         /* Just to be safe, disable interrupt requests and
  73.          * make sure the controller is stopped.
  74.          */
  75.    out16(hc->iobase + UHCI_USBINTR, 0);
  76.    out16(hc->iobase + UHCI_USBCMD, 0);
  77. };
  78.  
  79. int uhci_check_and_reset_hc(hc_t *hc)
  80. {
  81.    u16_t legsup;
  82.         unsigned int cmd, intr;
  83.  
  84.         /*
  85.          * When restarting a suspended controller, we expect all the
  86.          * settings to be the same as we left them:
  87.          *
  88.          *      PIRQ and SMI disabled, no R/W bits set in USBLEGSUP;
  89.          *      Controller is stopped and configured with EGSM set;
  90.          *      No interrupts enabled except possibly Resume Detect.
  91.          *
  92.          * If any of these conditions are violated we do a complete reset.
  93.          */
  94.    legsup = pciReadWord(hc->PciTag, UHCI_USBLEGSUP);
  95.         if (legsup & ~(UHCI_USBLEGSUP_RO | UHCI_USBLEGSUP_RWC)) {
  96.        dbgprintf("%s: legsup = 0x%04x\n",__FUNCTION__, legsup);
  97.                 goto reset_needed;
  98.         }
  99.  
  100.    cmd = in16(hc->iobase + UHCI_USBCMD);
  101.    if ( (cmd & UHCI_USBCMD_RUN) ||
  102.        !(cmd & UHCI_USBCMD_CONFIGURE) ||
  103.        !(cmd & UHCI_USBCMD_EGSM))
  104.    {
  105.        dbgprintf("%s: cmd = 0x%04x\n", __FUNCTION__, cmd);
  106.                 goto reset_needed;
  107.         }
  108.  
  109.    intr = in16(hc->iobase + UHCI_USBINTR);
  110.    if (intr & (~UHCI_USBINTR_RESUME))
  111.    {
  112.        dbgprintf("%s: intr = 0x%04x\n", __FUNCTION__, intr);
  113.                 goto reset_needed;
  114.         }
  115.         return 0;
  116.  
  117. reset_needed:
  118.    dbgprintf("Performing full reset\n");
  119.    uhci_reset_hc(hc);
  120.         return 1;
  121. }
  122.  
  123. void hc_interrupt()
  124. {
  125.    hc_t   *hc;
  126.  
  127. //    printf("USB interrupt\n");
  128.  
  129.    hc = (hc_t*)hc_list.next;
  130.  
  131.    while( &hc->list != &hc_list)
  132.    {
  133.        hc_t       *htmp;
  134.        request_t  *rq;
  135.        u16_t  status;
  136.  
  137.        htmp = hc;
  138.  
  139.        hc = (hc_t*)hc->list.next;
  140.  
  141.        status = in16(htmp->iobase + USBSTS);
  142.        if (!(status & ~USBSTS_HCH))            /* shared interrupt, not mine */
  143.            continue;
  144.        out16(htmp->iobase + USBSTS, status);     /* Clear it */
  145.  
  146.        rq = (request_t*)htmp->rq_list.next;
  147.  
  148.        while( &rq->list != &htmp->rq_list)
  149.        {
  150.            request_t *rtmp;
  151.            td_t      *td;
  152.  
  153.            rtmp = rq;
  154.            rq = (request_t*)rq->list.next;
  155.  
  156.            td  = rtmp->td_tail;
  157.  
  158.            if( td->status & TD_CTRL_ACTIVE)
  159.                continue;
  160.  
  161.            list_del(&rtmp->list);
  162.  
  163.            RaiseEvent(rtmp->evh, 0, &rtmp->event);
  164.        };
  165.    }
  166. };
  167.  
  168.  
  169.  
  170. bool init_hc(hc_t *hc)
  171. {
  172.    int    port;
  173.    u32_t  ifl;
  174.    u16_t  dev_status;
  175.    td_t   *td;
  176.    int i;
  177.  
  178.    dbgprintf("\n\ninit uhci %x\n\n", hc->pciId);
  179.  
  180.    for(i=0;i<6;i++)
  181.    {
  182.        if(hc->ioBase[i]){
  183.           hc->iobase = hc->ioBase[i];
  184.       //    dbgprintf("Io base_%d 0x%x\n", i,hc->ioBase[i]);
  185.           break;
  186.        };
  187.    };
  188.  
  189.         /* The UHCI spec says devices must have 2 ports, and goes on to say
  190.          * they may have more but gives no way to determine how many there
  191.          * are.  However according to the UHCI spec, Bit 7 of the port
  192.          * status and control register is always set to 1.  So we try to
  193.          * use this to our advantage.  Another common failure mode when
  194.          * a nonexistent register is addressed is to return all ones, so
  195.          * we test for that also.
  196.          */
  197.    for (port = 0; port < 2; port++)
  198.    {
  199.        u32_t status;
  200.  
  201.        status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  202.        dbgprintf("port%d status %x\n", port, status);
  203.        if (!(status & 0x0080) || status == 0xffff)
  204.                         break;
  205.         }
  206.    dbgprintf("detected %d ports\n\n", port);
  207.  
  208.    hc->numports = port;
  209.  
  210.         /* Kick BIOS off this hardware and reset if the controller
  211.          * isn't already safely quiescent.
  212.          */
  213.     uhci_check_and_reset_hc(hc);
  214.  
  215.     hc->frame_base   = (u32_t*)KernelAlloc(4096);
  216.     hc->frame_dma    = GetPgAddr(hc->frame_base);
  217.     hc->frame_number = 0;
  218.  
  219.     hc->td_pool = dma_pool_create("uhci_td", NULL,
  220.                                   sizeof(td_t), 16, 0);
  221.     if (!hc->td_pool)
  222.     {
  223.         dbgprintf("unable to create td dma_pool\n");
  224.         goto err_create_td_pool;
  225.     }
  226.  
  227.     for (i = 0; i < UHCI_NUM_SKELQH; i++)
  228.     {
  229.     qh_t *qh = alloc_qh();
  230.  
  231.     qh->qlink = 1;
  232.     qh->qelem = 1;
  233.  
  234.         hc->qh[i] = qh;
  235.     }
  236.     for (i = SKEL_ISO + 1; i < SKEL_ASYNC; ++i)
  237.         hc->qh[i]->qlink = hc->qh[SKEL_ASYNC]->dma | 2;
  238.  
  239.     for (i = 0; i < 1024; i++)
  240.     {
  241.         int qnum;
  242.  
  243.         qnum = 8 - (int) __bsf( i | 1024);
  244.  
  245.         if (qnum <= 1)
  246.             qnum = 9;
  247.  
  248.         hc->frame_base[i] = hc->qh[qnum]->dma | 2;
  249.     }
  250.  
  251.     mb();
  252.  
  253.     /* Set the frame length to the default: 1 ms exactly */
  254.     out8(hc->iobase + USBSOF, USBSOF_DEFAULT);
  255.  
  256.         /* Store the frame list base address */
  257.     out32(hc->iobase + USBFLBASEADD, hc->frame_dma);
  258.  
  259.         /* Set the current frame number */
  260.     out16(hc->iobase + USBFRNUM, 0);
  261.  
  262.     out16(hc->iobase + USBSTS, 0x3F);
  263.  
  264.     out16(hc->iobase + UHCI_USBINTR, 4);
  265.  
  266.     AttachIntHandler(hc->irq_line, hc_interrupt, 0);
  267.  
  268.     pciWriteWord(hc->PciTag, UHCI_USBLEGSUP, UHCI_USBLEGSUP_DEFAULT);
  269.  
  270.     out16(hc->iobase + USBCMD, USBCMD_RS | USBCMD_CF |
  271.                                USBCMD_MAXP);
  272.  
  273.     for (port = 0; port < hc->numports; ++port)
  274.         out16(hc->iobase + USBPORTSC1 + (port * 2), 0x200);
  275.  
  276.     for (port = 0; port < 2; ++port)
  277.     {
  278.         time_t timeout;
  279.  
  280.         delay(100/10);
  281.  
  282.         u32_t status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  283.         dbgprintf("port%d status %x\n", port, status);
  284.  
  285.         out16(hc->iobase + USBPORTSC1 + (port * 2), 0);
  286.  
  287.         timeout = 100/10;
  288.         while(timeout--)
  289.         {
  290.             delay(10/10);
  291.             status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  292.             if(status & 1)
  293.             {
  294.                 udev_t *dev = kmalloc(sizeof(udev_t),0);
  295.  
  296.                 out16(hc->iobase + USBPORTSC1 + (port * 2), 0x0E);
  297.  
  298.                 delay(20/10);
  299.  
  300.                 dbgprintf("enable port\n");
  301.                 status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  302.                 dbgprintf("port%d status %x\n", port, status);
  303.  
  304.                 INIT_LIST_HEAD(&dev->list);
  305.  
  306.                 dev->host     = hc;
  307.                 dev->port     = port;
  308.                 dev->ep0_size = 8;
  309.                 dev->status   = status;
  310.  
  311.                 dbgprintf("port%d connected", port);
  312.                 if(status & 4)
  313.                     dbgprintf(" enabled");
  314.                 else
  315.                     dbgprintf(" disabled");
  316.                 if(status & 0x100){
  317.                     dev->speed = 0x4000000;
  318.                     dbgprintf(" low speed\n");
  319.                 } else {
  320.                     dev->speed = 0;
  321.                     dbgprintf(" full speed\n");
  322.                 };
  323.  
  324.                 if(set_address(dev)) {
  325.                     list_add_tail(&dev->list, &newdev_list);
  326.                     hc->port_map |= 1<<port;
  327.                 }
  328.                 else {
  329.                     free(dev);
  330.                     out16(hc->iobase + USBPORTSC1 + (port * 2), 0);
  331.                 }
  332.                 break;
  333.             };
  334.         };
  335.     };
  336.     return true;
  337.  
  338. err_create_td_pool:
  339.  
  340.     KernelFree(hc->frame_base);
  341.  
  342.     return false;
  343. };
  344.  
  345. u16_t __attribute__((aligned(16)))
  346.       req_descr[4]  = {0x0680,0x0100,0x0000,8};
  347.  
  348. /*
  349. IN(69) OUT(E1) SETUP(2D)
  350. SETUP(0) IN(1)
  351. SETUP(0) OUT(1) OUT(0) OUT(1)...IN(1)
  352. SETUP(0) IN(1) IN(0) IN(1)...OUT(0)
  353. */
  354.  
  355.  
  356. bool set_address(udev_t *dev)
  357. {
  358.     static  udev_id   = 0;
  359.     static  udev_addr = 0;
  360.     static  u16_t __attribute__((aligned(16)))
  361.             req_addr[4] = {0x0500,0x0001,0x0000,0x0000};
  362.  
  363.     static  u16_t __attribute__((aligned(16)))
  364.             req_descr[4]  = {0x0680,0x0100,0x0000,8};
  365.  
  366.     static  u32_t   data[2] __attribute__((aligned(16)));
  367.  
  368.     qh_t  *qh;
  369.     td_t  *td0, *td1, *td2;
  370.     u32_t   dev_status;
  371.     count_t timeout;
  372.     int address;
  373.  
  374.     address   = ++udev_addr;
  375.  
  376.     req_addr[1] = address;
  377.  
  378.     if( !ctrl_request(dev, &req_addr, DOUT, NULL, 0))
  379.         return false;
  380.  
  381.     dev->addr = address;
  382.     dev->id   = (++udev_id << 8) | address;
  383.  
  384.     dbgprintf("set address %d\n", address);
  385.  
  386.     data[0] = 0;
  387.     data[1] = 0;
  388.  
  389.     if( !ctrl_request(dev, &req_descr, DIN, data, 8))
  390.         return false;
  391.  
  392.     dev_descr_t *descr = (dev_descr_t*)&data;
  393.     dev->ep0_size = descr->bMaxPacketSize0;
  394.  
  395.     return true;
  396. }
  397.  
  398. #define ALIGN16(x) (((x)+15)&~15)
  399.  
  400. #define MakePtr( cast, ptr, addValue ) (cast)((addr_t)(ptr)+(addr_t)(addValue))
  401.  
  402. request_t *alloc_rq_buffer(udev_t *dev, endp_t *enp, u32_t dir,
  403.                            size_t data_size)
  404. {
  405.     size_t  packet_size = dev->ep0_size;
  406.     int     dsize = data_size;
  407.     size_t  buf_size;
  408.  
  409.     addr_t  buf_dma;
  410.     addr_t  td_dma;
  411.     addr_t  data_dma;
  412.  
  413.     request_t *rq;
  414.  
  415.     td_t  *td, *td_prev;
  416.     int td_count = 0;
  417.  
  418.     while(dsize > 0)
  419.     {
  420.         td_count++;
  421.         dsize-= packet_size;
  422.     };
  423.  
  424.     buf_size = ALIGN16(sizeof(request_t)) + ALIGN16(data_size) +
  425.                td_count*sizeof(td_t);
  426.  
  427.     rq = (request_t*)hcd_buffer_alloc(buf_size, &buf_dma);
  428.     memset(rq, 0, buf_size);
  429.  
  430.     data_dma = buf_dma + ALIGN16(sizeof(request_t));
  431.     td_dma = data_dma + ALIGN16(data_size);
  432.  
  433.     INIT_LIST_HEAD(&rq->list);
  434.  
  435.     rq->data = MakePtr(addr_t, rq, ALIGN16(sizeof(request_t)));
  436.     td = MakePtr(td_t*, rq->data, ALIGN16(data_size));
  437.     rq->td_head = td;
  438.     rq->size = data_size;
  439.     rq->dev  = dev;
  440.  
  441.     td_prev = NULL;
  442.  
  443.     dsize = data_size;
  444.  
  445.     while(dsize != 0)
  446.     {
  447.         if ( dsize < packet_size)
  448.         {
  449.             packet_size = dsize;
  450.         };
  451.  
  452.         td->dma = td_dma;
  453.  
  454.         td->link = 1;
  455.  
  456.         if( td_prev )
  457.             td_prev->link   = td->dma | 4;
  458.         td->status = TD_CTRL_ACTIVE | dev->speed;
  459.         td->token  = TOKEN(packet_size,enp->toggle,enp->address,
  460.                            dev->addr,dir);
  461.         td->buffer = data_dma;
  462.         td->bk     = td_prev;
  463.  
  464.         td_prev = td;
  465.  
  466.         td++;
  467.         td_dma+= sizeof(td_t);
  468.         data_dma+= packet_size;
  469.  
  470.         dsize-= packet_size;
  471.         enp->toggle ^= DATA1;
  472.     };
  473.  
  474.     td_prev->status |= TD_CTRL_IOC;
  475.     rq->td_tail = td_prev;
  476.  
  477.     rq->evh = CreateEvent(NULL, MANUAL_DESTROY);
  478.  
  479.     if(rq->evh.handle == 0)
  480.         printf("%s: epic fail\n", __FUNCTION__);
  481.  
  482.     rq->event.code    = 0xFF000001;
  483.     rq->event.data[0] = (addr_t)rq;
  484.  
  485.     return rq;
  486. }
  487.  
  488. bool ctrl_request(udev_t *dev, void *req, u32_t pid,
  489.                   void *data, size_t req_size)
  490. {
  491.     size_t  packet_size = dev->ep0_size;
  492.     size_t  size = req_size;
  493.     u32_t   toggle = DATA1;
  494.  
  495.     td_t   *td0, *td, *td_prev;
  496.     qh_t   *qh;
  497.     addr_t  data_dma = 0;
  498.     hc_t   *hc = dev->host;
  499.  
  500.     addr_t  td_dma = 0;
  501.  
  502.     bool    retval;
  503.  
  504.  
  505.     request_t *rq = (request_t*)kmalloc(sizeof(request_t),0);
  506.  
  507.     INIT_LIST_HEAD(&rq->list);
  508.  
  509.     rq->data = (addr_t)data;
  510.     rq->size = req_size;
  511.     rq->dev  = dev;
  512.  
  513.     td0 = dma_pool_alloc(hc->td_pool, 0, &td_dma);
  514.     td0->dma = td_dma;
  515.  
  516. //    dbgprintf("alloc td0 %x dma %x\n", td0, td_dma);
  517.  
  518.     td0->status = 0x00800000 | dev->speed;
  519.     td0->token  = TOKEN( 8, DATA0, 0, dev->addr, 0x2D);
  520.     td0->buffer = DMA(req);
  521.     td0->bk     = NULL;
  522.  
  523.     if(data)
  524.         data_dma = DMA(data);
  525.  
  526.     td_prev = td0;
  527.  
  528.     while(size > 0)
  529.     {
  530.         if ( size < packet_size)
  531.         {
  532.             packet_size = size;
  533.         };
  534.  
  535.         td = dma_pool_alloc(hc->td_pool, 0, &td_dma);
  536.         td->dma = td_dma;
  537.  
  538. //        dbgprintf("alloc td %x dma %x\n", td, td->dma);
  539.  
  540.         td_prev->link   = td->dma | 4;
  541.         td->status = TD_CTRL_ACTIVE | dev->speed;
  542.         td->token  = TOKEN(packet_size, toggle, 0,dev->addr, pid);
  543.         td->buffer = data_dma;
  544.         td->bk     = td_prev;
  545.  
  546.         td_prev = td;
  547.  
  548.         data_dma+= packet_size;
  549.         size-= packet_size;
  550.         toggle ^= DATA1;
  551.     }
  552.  
  553.     td = dma_pool_alloc(hc->td_pool, 0, &td_dma);
  554.     td->dma = td_dma;
  555.  
  556. //    dbgprintf("alloc td %x dma %x\n", td, td->dma);
  557.  
  558.     td_prev->link   = td->dma | 4;
  559.  
  560.     pid = (pid == DIN) ? DOUT : DIN;
  561.  
  562.     td->link = 1;
  563.     td->status = TD_CTRL_ACTIVE | TD_CTRL_IOC | dev->speed ;
  564.     td->token  = (0x7FF<<21)|DATA1|(dev->addr<<8)|pid;
  565.     td->buffer = 0;
  566.     td->bk     = td_prev;
  567.  
  568.     rq->td_head = td0;
  569.     rq->td_tail = td;
  570.  
  571.     rq->evh = CreateEvent(NULL, MANUAL_DESTROY);
  572.  
  573.     if(rq->evh.handle == 0)
  574.         printf("%s: epic fail\n", __FUNCTION__);
  575.  
  576.     rq->event.code    = 0xFF000001;
  577.     rq->event.data[0] = (addr_t)rq;
  578.  
  579.     u32_t efl = safe_cli();
  580.  
  581.     list_add_tail(&rq->list, &dev->host->rq_list);
  582.  
  583.     qh = dev->host->qh[SKEL_ASYNC];
  584.  
  585.     qh->qelem = td0->dma;
  586.  
  587.     mb();
  588.  
  589.     safe_sti(efl);
  590.  
  591.     WaitEvent(rq->evh.handle, rq->evh.euid);
  592.  
  593.     dbgprintf("td0 status 0x%0x\n", td0->status);
  594.     dbgprintf("td  status 0x%0x\n", td->status);
  595.  
  596.     if( (td0->status & TD_ANY_ERROR) ||
  597.         (td_prev->status & TD_ANY_ERROR) ||
  598.         (td->status & TD_ANY_ERROR))
  599.     {
  600.         u32_t dev_status = in16(dev->host->iobase + USBSTS);
  601.  
  602.         dbgprintf("\nframe %x, cmd %x status %x\n",
  603.                    in16(dev->host->iobase + USBFRNUM),
  604.                    in16(dev->host->iobase + USBCMD),
  605.                     dev_status);
  606.         dbgprintf("td0 status %x\n",td0->status);
  607.         dbgprintf("td_prev status %x\n",td_prev->status);
  608.         dbgprintf("td status %x\n",td->status);
  609.         dbgprintf("qh %x \n", qh->qelem);
  610.  
  611.         retval = false;
  612.     } else retval = true;
  613.  
  614.     qh->qelem = 1;
  615.  
  616.     mb();
  617.  
  618.     do
  619.     {
  620.         td_prev = td->bk;
  621.         dma_pool_free(hc->td_pool, td, td->dma);
  622.         td = td_prev;
  623.     }while( td != NULL);
  624.  
  625. /*
  626.     delete event;
  627. */
  628.     kfree(rq);
  629.  
  630.     return retval;
  631. };
  632.  
  633.  
  634. bool init_device(udev_t *dev)
  635. {
  636.     static  u16_t __attribute__((aligned(16)))
  637.             req_descr[4]  = {0x0680,0x0100,0x0000,18};
  638.  
  639.     static  u16_t __attribute__((aligned(16)))
  640.             req_conf[4]  = {0x0680,0x0200,0x0000,9};
  641.  
  642.     static dev_descr_t __attribute__((aligned(16))) descr;
  643.  
  644.     interface_descr_t *interface;
  645.  
  646.     u32_t  data[8];
  647.  
  648.     u8_t *dptr;
  649.     conf_descr_t      *conf;
  650.  
  651.     dbgprintf("\ninit device %x, host %x, port %d\n\n",
  652.                dev->id, dev->host->pciId, dev->port);
  653.  
  654.     if( !ctrl_request(dev, req_descr, DIN, &descr, 18))
  655.     {
  656.         dbgprintf("%s epic fail\n",__FUNCTION__);
  657.         return;
  658.     };
  659.  
  660.     dev->dev_descr = descr;
  661.  
  662.     dbgprintf("device descriptor:\n\n"
  663.               "bLength             %d\n"
  664.               "bDescriptorType     %d\n"
  665.               "bcdUSB              %x\n"
  666.               "bDeviceClass        %x\n"
  667.               "bDeviceSubClass     %x\n"
  668.               "bDeviceProtocol     %x\n"
  669.               "bMaxPacketSize0     %d\n"
  670.               "idVendor            %x\n"
  671.               "idProduct           %x\n"
  672.               "bcdDevice           %x\n"
  673.               "iManufacturer       %x\n"
  674.               "iProduct            %x\n"
  675.               "iSerialNumber       %x\n"
  676.               "bNumConfigurations  %d\n\n",
  677.               descr.bLength, descr.bDescriptorType,
  678.               descr.bcdUSB,  descr.bDeviceClass,
  679.               descr.bDeviceSubClass, descr.bDeviceProtocol,
  680.               descr.bMaxPacketSize0, descr.idVendor,
  681.               descr.idProduct, descr.bcdDevice,
  682.               descr.iManufacturer, descr.iProduct,
  683.               descr.iSerialNumber, descr.bNumConfigurations);
  684.  
  685.     req_conf[3] = 8;
  686.     if( !ctrl_request(dev, req_conf, DIN, &data, 8))
  687.         return;
  688.  
  689.     conf = (conf_descr_t*)&data;
  690.  
  691.     size_t conf_size = conf->wTotalLength;
  692.  
  693.     req_conf[3] = conf_size;
  694.     conf = malloc(conf_size);
  695.  
  696.     if( !ctrl_request(dev, req_conf, DIN, conf, conf_size))
  697.         return;
  698.  
  699.     dptr = (u8_t*)conf;
  700.     dptr+= conf->bLength;
  701.  
  702.     dbgprintf("configuration descriptor\n\n"
  703.               "bLength             %d\n"
  704.               "bDescriptorType     %d\n"
  705.               "wTotalLength        %d\n"
  706.               "bNumInterfaces      %d\n"
  707.               "bConfigurationValue %x\n"
  708.               "iConfiguration      %d\n"
  709.               "bmAttributes        %x\n"
  710.               "bMaxPower           %dmA\n\n",
  711.               conf->bLength,
  712.               conf->bDescriptorType,
  713.               conf->wTotalLength,
  714.               conf->bNumInterfaces,
  715.               conf->bConfigurationValue,
  716.               conf->iConfiguration,
  717.               conf->bmAttributes,
  718.               conf->bMaxPower*2);
  719.  
  720.         interface = (interface_descr_t*)dptr;
  721.  
  722.         switch(interface->bInterfaceClass)
  723.         {
  724.             case USB_CLASS_AUDIO:
  725.                 dbgprintf( "audio device\n");
  726.                 break;
  727.             case USB_CLASS_HID:
  728.                 dev->conf = conf;
  729.                 list_del(&dev->list);
  730.                 return init_hid(dev);
  731.  
  732.             case USB_CLASS_PRINTER:
  733.                 dbgprintf("printer\n");
  734.                 break;
  735.             case USB_CLASS_MASS_STORAGE:
  736.                 dbgprintf("mass storage device\n");
  737.                 break;
  738.             case USB_CLASS_HUB:
  739.                 dbgprintf("hub device\n");
  740.                 break;
  741.             default:
  742.                 dbgprintf("unknown device\n");
  743.         };
  744. };
  745.