Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | RSS feed

  1. ;***** THIS IS A MACHINE GENERATED FILE - DO NOT EDIT ********************
  2. ;***** Created: 2005-01-11 10:31 ******* Source: ATmega8535.xml **********
  3. ;*************************************************************************
  4. ;* A P P L I C A T I O N   N O T E   F O R   T H E   A V R   F A M I L Y
  5. ;*
  6. ;* Number            : AVR000
  7. ;* File Name         : "m8535def.inc"
  8. ;* Title             : Register/Bit Definitions for the ATmega8535
  9. ;* Date              : 2005-01-11
  10. ;* Version           : 2.14
  11. ;* Support E-mail    : avr@atmel.com
  12. ;* Target MCU        : ATmega8535
  13. ;*
  14. ;* DESCRIPTION
  15. ;* When including this file in the assembly program file, all I/O register
  16. ;* names and I/O register bit names appearing in the data book can be used.
  17. ;* In addition, the six registers forming the three data pointers X, Y and
  18. ;* Z have been assigned names XL - ZH. Highest RAM address for Internal
  19. ;* SRAM is also defined
  20. ;*
  21. ;* The Register names are represented by their hexadecimal address.
  22. ;*
  23. ;* The Register Bit names are represented by their bit number (0-7).
  24. ;*
  25. ;* Please observe the difference in using the bit names with instructions
  26. ;* such as "sbr"/"cbr" (set/clear bit in register) and "sbrs"/"sbrc"
  27. ;* (skip if bit in register set/cleared). The following example illustrates
  28. ;* this:
  29. ;*
  30. ;* in    r16,PORTB             ;read PORTB latch
  31. ;* sbr   r16,(1<<PB6)+(1<<PB5) ;set PB6 and PB5 (use masks, not bit#)
  32. ;* out   PORTB,r16             ;output to PORTB
  33. ;*
  34. ;* in    r16,TIFR              ;read the Timer Interrupt Flag Register
  35. ;* sbrc  r16,TOV0              ;test the overflow flag (use bit#)
  36. ;* rjmp  TOV0_is_set           ;jump if set
  37. ;* ...                         ;otherwise do something else
  38. ;*************************************************************************
  39.  
  40. #ifndef _M8535DEF_INC_
  41. #define _M8535DEF_INC_
  42.  
  43.  
  44. #pragma partinc 0
  45.  
  46. ; ***** SPECIFY DEVICE ***************************************************
  47. .device ATmega8535
  48. #pragma AVRPART ADMIN PART_NAME ATmega8535
  49. .equ    SIGNATURE_000   = 0x1e
  50. .equ    SIGNATURE_001   = 0x93
  51. .equ    SIGNATURE_002   = 0x08
  52.  
  53. #pragma AVRPART CORE CORE_VERSION V2E
  54.  
  55.  
  56. ; ***** I/O REGISTER DEFINITIONS *****************************************
  57. ; NOTE:
  58. ; Definitions marked "MEMORY MAPPED"are extended I/O ports
  59. ; and cannot be used with IN/OUT instructions
  60. .equ    SREG    = 0x3f
  61. .equ    SPH     = 0x3e
  62. .equ    SPL     = 0x3d
  63. .equ    OCR0    = 0x3c
  64. .equ    GICR    = 0x3b
  65. .equ    GIFR    = 0x3a
  66. .equ    TIMSK   = 0x39
  67. .equ    TIFR    = 0x38
  68. .equ    SPMCR   = 0x37
  69. .equ    TWCR    = 0x36
  70. .equ    MCUCR   = 0x35
  71. .equ    MCUCSR  = 0x34
  72. .equ    TCCR0   = 0x33
  73. .equ    TCNT0   = 0x32
  74. .equ    OSCCAL  = 0x31
  75. .equ    SFIOR   = 0x30
  76. .equ    TCCR1A  = 0x2f
  77. .equ    TCCR1B  = 0x2e
  78. .equ    TCNT1H  = 0x2d
  79. .equ    TCNT1L  = 0x2c
  80. .equ    OCR1AH  = 0x2b
  81. .equ    OCR1AL  = 0x2a
  82. .equ    OCR1BH  = 0x29
  83. .equ    OCR1BL  = 0x28
  84. .equ    ICR1H   = 0x27
  85. .equ    ICR1L   = 0x26
  86. .equ    TCCR2   = 0x25
  87. .equ    TCNT2   = 0x24
  88. .equ    OCR2    = 0x23
  89. .equ    ASSR    = 0x22
  90. .equ    WDTCR   = 0x21
  91. .equ    UBRRH   = 0x20
  92. .equ    UCSRC   = 0x20
  93. .equ    EEARH   = 0x1f
  94. .equ    EEARL   = 0x1e
  95. .equ    EEDR    = 0x1d
  96. .equ    EECR    = 0x1c
  97. .equ    PORTA   = 0x1b
  98. .equ    DDRA    = 0x1a
  99. .equ    PINA    = 0x19
  100. .equ    PORTB   = 0x18
  101. .equ    DDRB    = 0x17
  102. .equ    PINB    = 0x16
  103. .equ    PORTC   = 0x15
  104. .equ    DDRC    = 0x14
  105. .equ    PINC    = 0x13
  106. .equ    PORTD   = 0x12
  107. .equ    DDRD    = 0x11
  108. .equ    PIND    = 0x10
  109. .equ    SPDR    = 0x0f
  110. .equ    SPSR    = 0x0e
  111. .equ    SPCR    = 0x0d
  112. .equ    UDR     = 0x0c
  113. .equ    UCSRA   = 0x0b
  114. .equ    UCSRB   = 0x0a
  115. .equ    UBRRL   = 0x09
  116. .equ    ACSR    = 0x08
  117. .equ    ADMUX   = 0x07
  118. .equ    ADCSRA  = 0x06
  119. .equ    ADCH    = 0x05
  120. .equ    ADCL    = 0x04
  121. .equ    TWDR    = 0x03
  122. .equ    TWAR    = 0x02
  123. .equ    TWSR    = 0x01
  124. .equ    TWBR    = 0x00
  125.  
  126.  
  127. ; ***** BIT DEFINITIONS **************************************************
  128.  
  129. ; ***** AD_CONVERTER *****************
  130. ; ADMUX - The ADC multiplexer Selection Register
  131. .equ    MUX0    = 0     ; Analog Channel and Gain Selection Bits
  132. .equ    MUX1    = 1     ; Analog Channel and Gain Selection Bits
  133. .equ    MUX2    = 2     ; Analog Channel and Gain Selection Bits
  134. .equ    MUX3    = 3     ; Analog Channel and Gain Selection Bits
  135. .equ    MUX4    = 4     ; Analog Channel and Gain Selection Bits
  136. .equ    ADLAR   = 5     ; Left Adjust Result
  137. .equ    REFS0   = 6     ; Reference Selection Bit 0
  138. .equ    REFS1   = 7     ; Reference Selection Bit 1
  139.  
  140. ; ADCSRA - The ADC Control and Status register
  141. .equ    ADPS0   = 0     ; ADC  Prescaler Select Bits
  142. .equ    ADPS1   = 1     ; ADC  Prescaler Select Bits
  143. .equ    ADPS2   = 2     ; ADC  Prescaler Select Bits
  144. .equ    ADIE    = 3     ; ADC Interrupt Enable
  145. .equ    ADIF    = 4     ; ADC Interrupt Flag
  146. .equ    ADATE   = 5     ; When this bit is written to one,the Timer/Counter2 prescaler will be reset.The bit will be cleared by hardware after the operation is performed.Writing a zero to this bit will have no effect.This bit will always be read as zero if Timer/Counter2 is clocked by the internal CPU clock.If this bit is written when Timer/Counter2 is operating in asynchronous mode,the bit will remain one until the prescaler has been reset.
  147. .equ    ADFR    = ADATE ; For compatibility
  148. .equ    ADSC    = 6     ; ADC Start Conversion
  149. .equ    ADEN    = 7     ; ADC Enable
  150.  
  151. ; ADCH - ADC Data Register High Byte
  152. .equ    ADCH0   = 0     ; ADC Data Register High Byte Bit 0
  153. .equ    ADCH1   = 1     ; ADC Data Register High Byte Bit 1
  154. .equ    ADCH2   = 2     ; ADC Data Register High Byte Bit 2
  155. .equ    ADCH3   = 3     ; ADC Data Register High Byte Bit 3
  156. .equ    ADCH4   = 4     ; ADC Data Register High Byte Bit 4
  157. .equ    ADCH5   = 5     ; ADC Data Register High Byte Bit 5
  158. .equ    ADCH6   = 6     ; ADC Data Register High Byte Bit 6
  159. .equ    ADCH7   = 7     ; ADC Data Register High Byte Bit 7
  160.  
  161. ; ADCL - ADC Data Register Low Byte
  162. .equ    ADCL0   = 0     ; ADC Data Register Low Byte Bit 0
  163. .equ    ADCL1   = 1     ; ADC Data Register Low Byte Bit 1
  164. .equ    ADCL2   = 2     ; ADC Data Register Low Byte Bit 2
  165. .equ    ADCL3   = 3     ; ADC Data Register Low Byte Bit 3
  166. .equ    ADCL4   = 4     ; ADC Data Register Low Byte Bit 4
  167. .equ    ADCL5   = 5     ; ADC Data Register Low Byte Bit 5
  168. .equ    ADCL6   = 6     ; ADC Data Register Low Byte Bit 6
  169. .equ    ADCL7   = 7     ; ADC Data Register Low Byte Bit 7
  170.  
  171.  
  172. ; ***** ANALOG_COMPARATOR ************
  173. ; ACSR - Analog Comparator Control And Status Register
  174. .equ    ACIS0   = 0     ; Analog Comparator Interrupt Mode Select bit 0
  175. .equ    ACIS1   = 1     ; Analog Comparator Interrupt Mode Select bit 1
  176. .equ    ACIC    = 2     ; Analog Comparator Input Capture Enable
  177. .equ    ACIE    = 3     ; Analog Comparator Interrupt Enable
  178. .equ    ACI     = 4     ; Analog Comparator Interrupt Flag
  179. .equ    ACO     = 5     ; Analog Compare Output
  180. .equ    ACBG    = 6     ; Analog Comparator Bandgap Select
  181. .equ    AINBG   = ACBG  ; For compatibility
  182. .equ    ACD     = 7     ; Analog Comparator Disable
  183.  
  184.  
  185. ; ***** TWI **************************
  186. ; TWBR - TWI Bit Rate register
  187. .equ    I2BR    = TWBR  ; For compatibility
  188. .equ    TWBR0   = 0     ;
  189. .equ    TWBR1   = 1     ;
  190. .equ    TWBR2   = 2     ;
  191. .equ    TWBR3   = 3     ;
  192. .equ    TWBR4   = 4     ;
  193. .equ    TWBR5   = 5     ;
  194. .equ    TWBR6   = 6     ;
  195. .equ    TWBR7   = 7     ;
  196.  
  197. ; TWCR - TWI Control Register
  198. .equ    I2CR    = TWCR  ; For compatibility
  199. .equ    TWIE    = 0     ; TWI Interrupt Enable
  200. .equ    I2IE    = TWIE  ; For compatibility
  201. .equ    TWEN    = 2     ; TWI Enable Bit
  202. .equ    I2EN    = TWEN  ; For compatibility
  203. .equ    ENI2C   = TWEN  ; For compatibility
  204. .equ    TWWC    = 3     ; TWI Write Collition Flag
  205. .equ    I2WC    = TWWC  ; For compatibility
  206. .equ    TWSTO   = 4     ; TWI Stop Condition Bit
  207. .equ    I2STO   = TWSTO ; For compatibility
  208. .equ    TWSTA   = 5     ; TWI Start Condition Bit
  209. .equ    I2STA   = TWSTA ; For compatibility
  210. .equ    TWEA    = 6     ; TWI Enable Acknowledge Bit
  211. .equ    I2EA    = TWEA  ; For compatibility
  212. .equ    TWINT   = 7     ; TWI Interrupt Flag
  213. .equ    I2INT   = TWINT ; For compatibility
  214.  
  215. ; TWSR - TWI Status Register
  216. .equ    I2SR    = TWSR  ; For compatibility
  217. .equ    TWPS0   = 0     ; TWI Prescaler
  218. .equ    TWS0    = TWPS0 ; For compatibility
  219. .equ    I2GCE   = TWPS0 ; For compatibility
  220. .equ    TWPS1   = 1     ; TWI Prescaler
  221. .equ    TWS1    = TWPS1 ; For compatibility
  222. .equ    TWS3    = 3     ; TWI Status
  223. .equ    I2S3    = TWS3  ; For compatibility
  224. .equ    TWS4    = 4     ; TWI Status
  225. .equ    I2S4    = TWS4  ; For compatibility
  226. .equ    TWS5    = 5     ; TWI Status
  227. .equ    I2S5    = TWS5  ; For compatibility
  228. .equ    TWS6    = 6     ; TWI Status
  229. .equ    I2S6    = TWS6  ; For compatibility
  230. .equ    TWS7    = 7     ; TWI Status
  231. .equ    I2S7    = TWS7  ; For compatibility
  232.  
  233. ; TWDR - TWI Data register
  234. .equ    I2DR    = TWDR  ; For compatibility
  235. .equ    TWD0    = 0     ; TWI Data Register Bit 0
  236. .equ    TWD1    = 1     ; TWI Data Register Bit 1
  237. .equ    TWD2    = 2     ; TWI Data Register Bit 2
  238. .equ    TWD3    = 3     ; TWI Data Register Bit 3
  239. .equ    TWD4    = 4     ; TWI Data Register Bit 4
  240. .equ    TWD5    = 5     ; TWI Data Register Bit 5
  241. .equ    TWD6    = 6     ; TWI Data Register Bit 6
  242. .equ    TWD7    = 7     ; TWI Data Register Bit 7
  243.  
  244. ; TWAR - TWI (Slave) Address register
  245. .equ    I2AR    = TWAR  ; For compatibility
  246. .equ    TWGCE   = 0     ; TWI General Call Recognition Enable Bit
  247. .equ    TWA0    = 1     ; TWI (Slave) Address register Bit 0
  248. .equ    TWA1    = 2     ; TWI (Slave) Address register Bit 1
  249. .equ    TWA2    = 3     ; TWI (Slave) Address register Bit 2
  250. .equ    TWA3    = 4     ; TWI (Slave) Address register Bit 3
  251. .equ    TWA4    = 5     ; TWI (Slave) Address register Bit 4
  252. .equ    TWA5    = 6     ; TWI (Slave) Address register Bit 5
  253. .equ    TWA6    = 7     ; TWI (Slave) Address register Bit 6
  254.  
  255.  
  256. ; ***** USART ************************
  257. ; UDR - USART I/O Data Register
  258. .equ    UDR0    = 0     ; USART I/O Data Register bit 0
  259. .equ    UDR1    = 1     ; USART I/O Data Register bit 1
  260. .equ    UDR2    = 2     ; USART I/O Data Register bit 2
  261. .equ    UDR3    = 3     ; USART I/O Data Register bit 3
  262. .equ    UDR4    = 4     ; USART I/O Data Register bit 4
  263. .equ    UDR5    = 5     ; USART I/O Data Register bit 5
  264. .equ    UDR6    = 6     ; USART I/O Data Register bit 6
  265. .equ    UDR7    = 7     ; USART I/O Data Register bit 7
  266.  
  267. ; UCSRA - USART Control and Status Register A
  268. .equ    MPCM    = 0     ; Multi-processor Communication Mode
  269. .equ    U2X     = 1     ; Double the USART transmission speed
  270. .equ    UPE     = 2     ; Parity Error
  271. .equ    PE      = UPE   ; For compatibility
  272. .equ    DOR     = 3     ; Data overRun
  273. .equ    FE      = 4     ; Framing Error
  274. .equ    UDRE    = 5     ; USART Data Register Empty
  275. .equ    TXC     = 6     ; USART Transmitt Complete
  276. .equ    RXC     = 7     ; USART Receive Complete
  277.  
  278. ; UCSRB - USART Control and Status Register B
  279. .equ    TXB8    = 0     ; Transmit Data Bit 8
  280. .equ    RXB8    = 1     ; Receive Data Bit 8
  281. .equ    UCSZ2   = 2     ; Character Size Bit 2
  282. .equ    CHR9    = UCSZ2 ; For compatibility
  283. .equ    TXEN    = 3     ; Transmitter Enable
  284. .equ    RXEN    = 4     ; Receiver Enable
  285. .equ    UDRIE   = 5     ; USART Data register Empty Interrupt Enable
  286. .equ    TXCIE   = 6     ; TX Complete Interrupt Enable
  287. .equ    RXCIE   = 7     ; RX Complete Interrupt Enable
  288.  
  289. ; UCSRC - USART Control and Status Register C
  290. .equ    UCPOL   = 0     ; Clock Polarity
  291. .equ    UCSZ0   = 1     ; Character Size Bit 0
  292. .equ    UCSZ1   = 2     ; Character Size Bit 1
  293. .equ    USBS    = 3     ; Stop Bit Select
  294. .equ    UPM0    = 4     ; Parity Mode Bit 0
  295. .equ    UPM1    = 5     ; Parity Mode Bit 1
  296. .equ    UMSEL   = 6     ; USART Mode Select
  297. .equ    URSEL   = 7     ; Register Select
  298.  
  299. ; UBRRH - USART Baud Rate Register High Byte
  300. .equ    UBRR8   = 0     ; USART Baud Rate Register bit 8
  301. .equ    UBRR9   = 1     ; USART Baud Rate Register bit 9
  302. .equ    UBRR10  = 2     ; USART Baud Rate Register bit 10
  303. .equ    UBRR11  = 3     ; USART Baud Rate Register bit 11
  304. ;.equ   URSEL   = 7     ; Register Select
  305.  
  306.  
  307. ; ***** PORTA ************************
  308. ; PORTA - Port A Data Register
  309. .equ    PORTA0  = 0     ; Port A Data Register bit 0
  310. .equ    PA0     = 0     ; For compatibility
  311. .equ    PORTA1  = 1     ; Port A Data Register bit 1
  312. .equ    PA1     = 1     ; For compatibility
  313. .equ    PORTA2  = 2     ; Port A Data Register bit 2
  314. .equ    PA2     = 2     ; For compatibility
  315. .equ    PORTA3  = 3     ; Port A Data Register bit 3
  316. .equ    PA3     = 3     ; For compatibility
  317. .equ    PORTA4  = 4     ; Port A Data Register bit 4
  318. .equ    PA4     = 4     ; For compatibility
  319. .equ    PORTA5  = 5     ; Port A Data Register bit 5
  320. .equ    PA5     = 5     ; For compatibility
  321. .equ    PORTA6  = 6     ; Port A Data Register bit 6
  322. .equ    PA6     = 6     ; For compatibility
  323. .equ    PORTA7  = 7     ; Port A Data Register bit 7
  324. .equ    PA7     = 7     ; For compatibility
  325.  
  326. ; DDRA - Port A Data Direction Register
  327. .equ    DDA0    = 0     ; Data Direction Register, Port A, bit 0
  328. .equ    DDA1    = 1     ; Data Direction Register, Port A, bit 1
  329. .equ    DDA2    = 2     ; Data Direction Register, Port A, bit 2
  330. .equ    DDA3    = 3     ; Data Direction Register, Port A, bit 3
  331. .equ    DDA4    = 4     ; Data Direction Register, Port A, bit 4
  332. .equ    DDA5    = 5     ; Data Direction Register, Port A, bit 5
  333. .equ    DDA6    = 6     ; Data Direction Register, Port A, bit 6
  334. .equ    DDA7    = 7     ; Data Direction Register, Port A, bit 7
  335.  
  336. ; PINA - Port A Input Pins
  337. .equ    PINA0   = 0     ; Input Pins, Port A bit 0
  338. .equ    PINA1   = 1     ; Input Pins, Port A bit 1
  339. .equ    PINA2   = 2     ; Input Pins, Port A bit 2
  340. .equ    PINA3   = 3     ; Input Pins, Port A bit 3
  341. .equ    PINA4   = 4     ; Input Pins, Port A bit 4
  342. .equ    PINA5   = 5     ; Input Pins, Port A bit 5
  343. .equ    PINA6   = 6     ; Input Pins, Port A bit 6
  344. .equ    PINA7   = 7     ; Input Pins, Port A bit 7
  345.  
  346.  
  347. ; ***** PORTB ************************
  348. ; PORTB - Port B Data Register
  349. .equ    PORTB0  = 0     ; Port B Data Register bit 0
  350. .equ    PB0     = 0     ; For compatibility
  351. .equ    PORTB1  = 1     ; Port B Data Register bit 1
  352. .equ    PB1     = 1     ; For compatibility
  353. .equ    PORTB2  = 2     ; Port B Data Register bit 2
  354. .equ    PB2     = 2     ; For compatibility
  355. .equ    PORTB3  = 3     ; Port B Data Register bit 3
  356. .equ    PB3     = 3     ; For compatibility
  357. .equ    PORTB4  = 4     ; Port B Data Register bit 4
  358. .equ    PB4     = 4     ; For compatibility
  359. .equ    PORTB5  = 5     ; Port B Data Register bit 5
  360. .equ    PB5     = 5     ; For compatibility
  361. .equ    PORTB6  = 6     ; Port B Data Register bit 6
  362. .equ    PB6     = 6     ; For compatibility
  363. .equ    PORTB7  = 7     ; Port B Data Register bit 7
  364. .equ    PB7     = 7     ; For compatibility
  365.  
  366. ; DDRB - Port B Data Direction Register
  367. .equ    DDB0    = 0     ; Port B Data Direction Register bit 0
  368. .equ    DDB1    = 1     ; Port B Data Direction Register bit 1
  369. .equ    DDB2    = 2     ; Port B Data Direction Register bit 2
  370. .equ    DDB3    = 3     ; Port B Data Direction Register bit 3
  371. .equ    DDB4    = 4     ; Port B Data Direction Register bit 4
  372. .equ    DDB5    = 5     ; Port B Data Direction Register bit 5
  373. .equ    DDB6    = 6     ; Port B Data Direction Register bit 6
  374. .equ    DDB7    = 7     ; Port B Data Direction Register bit 7
  375.  
  376. ; PINB - Port B Input Pins
  377. .equ    PINB0   = 0     ; Port B Input Pins bit 0
  378. .equ    PINB1   = 1     ; Port B Input Pins bit 1
  379. .equ    PINB2   = 2     ; Port B Input Pins bit 2
  380. .equ    PINB3   = 3     ; Port B Input Pins bit 3
  381. .equ    PINB4   = 4     ; Port B Input Pins bit 4
  382. .equ    PINB5   = 5     ; Port B Input Pins bit 5
  383. .equ    PINB6   = 6     ; Port B Input Pins bit 6
  384. .equ    PINB7   = 7     ; Port B Input Pins bit 7
  385.  
  386.  
  387. ; ***** PORTC ************************
  388. ; PORTC - Port C Data Register
  389. .equ    PORTC0  = 0     ; Port C Data Register bit 0
  390. .equ    PC0     = 0     ; For compatibility
  391. .equ    PORTC1  = 1     ; Port C Data Register bit 1
  392. .equ    PC1     = 1     ; For compatibility
  393. .equ    PORTC2  = 2     ; Port C Data Register bit 2
  394. .equ    PC2     = 2     ; For compatibility
  395. .equ    PORTC3  = 3     ; Port C Data Register bit 3
  396. .equ    PC3     = 3     ; For compatibility
  397. .equ    PORTC4  = 4     ; Port C Data Register bit 4
  398. .equ    PC4     = 4     ; For compatibility
  399. .equ    PORTC5  = 5     ; Port C Data Register bit 5
  400. .equ    PC5     = 5     ; For compatibility
  401. .equ    PORTC6  = 6     ; Port C Data Register bit 6
  402. .equ    PC6     = 6     ; For compatibility
  403. .equ    PORTC7  = 7     ; Port C Data Register bit 7
  404. .equ    PC7     = 7     ; For compatibility
  405.  
  406. ; DDRC - Port C Data Direction Register
  407. .equ    DDC0    = 0     ; Port C Data Direction Register bit 0
  408. .equ    DDC1    = 1     ; Port C Data Direction Register bit 1
  409. .equ    DDC2    = 2     ; Port C Data Direction Register bit 2
  410. .equ    DDC3    = 3     ; Port C Data Direction Register bit 3
  411. .equ    DDC4    = 4     ; Port C Data Direction Register bit 4
  412. .equ    DDC5    = 5     ; Port C Data Direction Register bit 5
  413. .equ    DDC6    = 6     ; Port C Data Direction Register bit 6
  414. .equ    DDC7    = 7     ; Port C Data Direction Register bit 7
  415.  
  416. ; PINC - Port C Input Pins
  417. .equ    PINC0   = 0     ; Port C Input Pins bit 0
  418. .equ    PINC1   = 1     ; Port C Input Pins bit 1
  419. .equ    PINC2   = 2     ; Port C Input Pins bit 2
  420. .equ    PINC3   = 3     ; Port C Input Pins bit 3
  421. .equ    PINC4   = 4     ; Port C Input Pins bit 4
  422. .equ    PINC5   = 5     ; Port C Input Pins bit 5
  423. .equ    PINC6   = 6     ; Port C Input Pins bit 6
  424. .equ    PINC7   = 7     ; Port C Input Pins bit 7
  425.  
  426.  
  427. ; ***** PORTD ************************
  428. ; PORTD - Port D Data Register
  429. .equ    PORTD0  = 0     ; Port D Data Register bit 0
  430. .equ    PD0     = 0     ; For compatibility
  431. .equ    PORTD1  = 1     ; Port D Data Register bit 1
  432. .equ    PD1     = 1     ; For compatibility
  433. .equ    PORTD2  = 2     ; Port D Data Register bit 2
  434. .equ    PD2     = 2     ; For compatibility
  435. .equ    PORTD3  = 3     ; Port D Data Register bit 3
  436. .equ    PD3     = 3     ; For compatibility
  437. .equ    PORTD4  = 4     ; Port D Data Register bit 4
  438. .equ    PD4     = 4     ; For compatibility
  439. .equ    PORTD5  = 5     ; Port D Data Register bit 5
  440. .equ    PD5     = 5     ; For compatibility
  441. .equ    PORTD6  = 6     ; Port D Data Register bit 6
  442. .equ    PD6     = 6     ; For compatibility
  443. .equ    PORTD7  = 7     ; Port D Data Register bit 7
  444. .equ    PD7     = 7     ; For compatibility
  445.  
  446. ; DDRD - Port D Data Direction Register
  447. .equ    DDD0    = 0     ; Port D Data Direction Register bit 0
  448. .equ    DDD1    = 1     ; Port D Data Direction Register bit 1
  449. .equ    DDD2    = 2     ; Port D Data Direction Register bit 2
  450. .equ    DDD3    = 3     ; Port D Data Direction Register bit 3
  451. .equ    DDD4    = 4     ; Port D Data Direction Register bit 4
  452. .equ    DDD5    = 5     ; Port D Data Direction Register bit 5
  453. .equ    DDD6    = 6     ; Port D Data Direction Register bit 6
  454. .equ    DDD7    = 7     ; Port D Data Direction Register bit 7
  455.  
  456. ; PIND - Port D Input Pins
  457. .equ    PIND0   = 0     ; Port D Input Pins bit 0
  458. .equ    PIND1   = 1     ; Port D Input Pins bit 1
  459. .equ    PIND2   = 2     ; Port D Input Pins bit 2
  460. .equ    PIND3   = 3     ; Port D Input Pins bit 3
  461. .equ    PIND4   = 4     ; Port D Input Pins bit 4
  462. .equ    PIND5   = 5     ; Port D Input Pins bit 5
  463. .equ    PIND6   = 6     ; Port D Input Pins bit 6
  464. .equ    PIND7   = 7     ; Port D Input Pins bit 7
  465.  
  466.  
  467. ; ***** SPI **************************
  468. ; SPDR - SPI Data Register
  469. .equ    SPDR0   = 0     ; SPI Data Register bit 0
  470. .equ    SPDR1   = 1     ; SPI Data Register bit 1
  471. .equ    SPDR2   = 2     ; SPI Data Register bit 2
  472. .equ    SPDR3   = 3     ; SPI Data Register bit 3
  473. .equ    SPDR4   = 4     ; SPI Data Register bit 4
  474. .equ    SPDR5   = 5     ; SPI Data Register bit 5
  475. .equ    SPDR6   = 6     ; SPI Data Register bit 6
  476. .equ    SPDR7   = 7     ; SPI Data Register bit 7
  477.  
  478. ; SPSR - SPI Status Register
  479. .equ    SPI2X   = 0     ; Double SPI Speed Bit
  480. .equ    WCOL    = 6     ; Write Collision Flag
  481. .equ    SPIF    = 7     ; SPI Interrupt Flag
  482.  
  483. ; SPCR - SPI Control Register
  484. .equ    SPR0    = 0     ; SPI Clock Rate Select 0
  485. .equ    SPR1    = 1     ; SPI Clock Rate Select 1
  486. .equ    CPHA    = 2     ; Clock Phase
  487. .equ    CPOL    = 3     ; Clock polarity
  488. .equ    MSTR    = 4     ; Master/Slave Select
  489. .equ    DORD    = 5     ; Data Order
  490. .equ    SPE     = 6     ; SPI Enable
  491. .equ    SPIE    = 7     ; SPI Interrupt Enable
  492.  
  493.  
  494. ; ***** EEPROM ***********************
  495. ; EEDR - EEPROM Data Register
  496. .equ    EEDR0   = 0     ; EEPROM Data Register bit 0
  497. .equ    EEDR1   = 1     ; EEPROM Data Register bit 1
  498. .equ    EEDR2   = 2     ; EEPROM Data Register bit 2
  499. .equ    EEDR3   = 3     ; EEPROM Data Register bit 3
  500. .equ    EEDR4   = 4     ; EEPROM Data Register bit 4
  501. .equ    EEDR5   = 5     ; EEPROM Data Register bit 5
  502. .equ    EEDR6   = 6     ; EEPROM Data Register bit 6
  503. .equ    EEDR7   = 7     ; EEPROM Data Register bit 7
  504.  
  505. ; EECR - EEPROM Control Register
  506. .equ    EERE    = 0     ; EEPROM Read Enable
  507. .equ    EEWE    = 1     ; EEPROM Write Enable
  508. .equ    EEMWE   = 2     ; EEPROM Master Write Enable
  509. .equ    EEWEE   = EEMWE ; For compatibility
  510. .equ    EERIE   = 3     ; EEPROM Ready Interrupt Enable
  511.  
  512.  
  513. ; ***** TIMER_COUNTER_0 **************
  514. ; TCCR0 - Timer/Counter Control Register
  515. .equ    CS00    = 0     ; Clock Select 1
  516. .equ    CS01    = 1     ; Clock Select 1
  517. .equ    CS02    = 2     ; Clock Select 2
  518. .equ    WGM01   = 3     ; Waveform Generation Mode 1
  519. .equ    CTC0    = WGM01 ; For compatibility
  520. .equ    COM00   = 4     ; Compare match Output Mode 0
  521. .equ    COM01   = 5     ; Compare Match Output Mode 1
  522. .equ    WGM00   = 6     ; Waveform Generation Mode 0
  523. .equ    PWM0    = WGM00 ; For compatibility
  524. .equ    FOC0    = 7     ; Force Output Compare
  525.  
  526. ; TCNT0 - Timer/Counter Register
  527. .equ    TCNT0_0 = 0     ;
  528. .equ    TCNT0_1 = 1     ;
  529. .equ    TCNT0_2 = 2     ;
  530. .equ    TCNT0_3 = 3     ;
  531. .equ    TCNT0_4 = 4     ;
  532. .equ    TCNT0_5 = 5     ;
  533. .equ    TCNT0_6 = 6     ;
  534. .equ    TCNT0_7 = 7     ;
  535.  
  536. ; OCR0 - Output Compare Register
  537. .equ    OCR0_0  = 0     ;
  538. .equ    OCR0_1  = 1     ;
  539. .equ    OCR0_2  = 2     ;
  540. .equ    OCR0_3  = 3     ;
  541. .equ    OCR0_4  = 4     ;
  542. .equ    OCR0_5  = 5     ;
  543. .equ    OCR0_6  = 6     ;
  544. .equ    OCR0_7  = 7     ;
  545.  
  546. ; TIMSK - Timer/Counter Interrupt Mask Register
  547. .equ    TOIE0   = 0     ; Timer/Counter0 Overflow Interrupt Enable
  548. .equ    OCIE0   = 1     ; Timer/Counter0 Output Compare Match Interrupt register
  549.  
  550. ; TIFR - Timer/Counter Interrupt Flag register
  551. .equ    TOV0    = 0     ; Timer/Counter0 Overflow Flag
  552. .equ    OCF0    = 1     ; Output Compare Flag 0
  553.  
  554. ; SFIOR - Special Function IO Register
  555. .equ    PSR10   = 0     ; Prescaler Reset Timer/Counter1 and Timer/Counter0
  556.  
  557.  
  558. ; ***** TIMER_COUNTER_1 **************
  559. ; TIMSK - Timer/Counter Interrupt Mask Register
  560. .equ    TOIE1   = 2     ; Timer/Counter1 Overflow Interrupt Enable
  561. .equ    OCIE1B  = 3     ; Timer/Counter1 Output CompareB Match Interrupt Enable
  562. .equ    OCIE1A  = 4     ; Timer/Counter1 Output CompareA Match Interrupt Enable
  563. .equ    TICIE1  = 5     ; Timer/Counter1 Input Capture Interrupt Enable
  564.  
  565. ; TIFR - Timer/Counter Interrupt Flag register
  566. .equ    TOV1    = 2     ; Timer/Counter1 Overflow Flag
  567. .equ    OCF1B   = 3     ; Output Compare Flag 1B
  568. .equ    OCF1A   = 4     ; Output Compare Flag 1A
  569. .equ    ICF1    = 5     ; Input Capture Flag 1
  570.  
  571. ; TCCR1A - Timer/Counter1 Control Register A
  572. .equ    WGM10   = 0     ; Waveform Generation Mode
  573. .equ    PWM10   = WGM10 ; For compatibility
  574. .equ    WGM11   = 1     ; Waveform Generation Mode
  575. .equ    PWM11   = WGM11 ; For compatibility
  576. .equ    FOC1B   = 2     ; Force Output Compare 1B
  577. .equ    FOC1A   = 3     ; Force Output Compare 1A
  578. .equ    COM1B0  = 4     ; Compare Output Mode 1B, bit 0
  579. .equ    COM1B1  = 5     ; Compare Output Mode 1B, bit 1
  580. .equ    COM1A0  = 6     ; Comparet Ouput Mode 1A, bit 0
  581. .equ    COM1A1  = 7     ; Compare Output Mode 1A, bit 1
  582.  
  583. ; TCCR1B - Timer/Counter1 Control Register B
  584. .equ    CS10    = 0     ; Prescaler source of Timer/Counter 1
  585. .equ    CS11    = 1     ; Prescaler source of Timer/Counter 1
  586. .equ    CS12    = 2     ; Prescaler source of Timer/Counter 1
  587. .equ    WGM12   = 3     ; Waveform Generation Mode
  588. .equ    CTC10   = WGM12 ; For compatibility
  589. .equ    CTC1    = WGM12 ; For compatibility
  590. .equ    WGM13   = 4     ; Waveform Generation Mode
  591. .equ    CTC11   = WGM13 ; For compatibility
  592. .equ    ICES1   = 6     ; Input Capture 1 Edge Select
  593. .equ    ICNC1   = 7     ; Input Capture 1 Noise Canceler
  594.  
  595.  
  596. ; ***** TIMER_COUNTER_2 **************
  597. ; TIMSK - Timer/Counter Interrupt Mask register
  598. .equ    TOIE2   = 6     ; Timer/Counter2 Overflow Interrupt Enable
  599. .equ    OCIE2   = 7     ; Timer/Counter2 Output Compare Match Interrupt Enable
  600.  
  601. ; TIFR - Timer/Counter Interrupt Flag Register
  602. .equ    TOV2    = 6     ; Timer/Counter2 Overflow Flag
  603. .equ    OCF2    = 7     ; Output Compare Flag 2
  604.  
  605. ; TCCR2 - Timer/Counter2 Control Register
  606. .equ    CS20    = 0     ; Clock Select bit 0
  607. .equ    CS21    = 1     ; Clock Select bit 1
  608. .equ    CS22    = 2     ; Clock Select bit 2
  609. .equ    WGM21   = 3     ; Waveform Generation Mode
  610. .equ    CTC2    = WGM21 ; For compatibility
  611. .equ    COM20   = 4     ; Compare Output Mode bit 0
  612. .equ    COM21   = 5     ; Compare Output Mode bit 1
  613. .equ    WGM20   = 6     ; Waveform Genration Mode
  614. .equ    PWM2    = WGM20 ; For compatibility
  615. .equ    FOC2    = 7     ; Force Output Compare
  616.  
  617. ; TCNT2 - Timer/Counter2
  618. .equ    TCNT2_0 = 0     ; Timer/Counter 2 bit 0
  619. .equ    TCNT2_1 = 1     ; Timer/Counter 2 bit 1
  620. .equ    TCNT2_2 = 2     ; Timer/Counter 2 bit 2
  621. .equ    TCNT2_3 = 3     ; Timer/Counter 2 bit 3
  622. .equ    TCNT2_4 = 4     ; Timer/Counter 2 bit 4
  623. .equ    TCNT2_5 = 5     ; Timer/Counter 2 bit 5
  624. .equ    TCNT2_6 = 6     ; Timer/Counter 2 bit 6
  625. .equ    TCNT2_7 = 7     ; Timer/Counter 2 bit 7
  626.  
  627. ; OCR2 - Timer/Counter2 Output Compare Register
  628. .equ    OCR2_0  = 0     ; Timer/Counter2 Output Compare Register Bit 0
  629. .equ    OCR2_1  = 1     ; Timer/Counter2 Output Compare Register Bit 1
  630. .equ    OCR2_2  = 2     ; Timer/Counter2 Output Compare Register Bit 2
  631. .equ    OCR2_3  = 3     ; Timer/Counter2 Output Compare Register Bit 3
  632. .equ    OCR2_4  = 4     ; Timer/Counter2 Output Compare Register Bit 4
  633. .equ    OCR2_5  = 5     ; Timer/Counter2 Output Compare Register Bit 5
  634. .equ    OCR2_6  = 6     ; Timer/Counter2 Output Compare Register Bit 6
  635. .equ    OCR2_7  = 7     ; Timer/Counter2 Output Compare Register Bit 7
  636.  
  637. ; ASSR - Asynchronous Status Register
  638. .equ    TCR2UB  = 0     ; Timer/counter Control Register2 Update Busy
  639. .equ    OCR2UB  = 1     ; Output Compare Register2 Update Busy
  640. .equ    TCN2UB  = 2     ; Timer/Counter2 Update Busy
  641. .equ    AS2     = 3     ; Asynchronous Timer/counter2
  642.  
  643. ; SFIOR - Special Function IO Register
  644. .equ    PSR2    = 1     ; Prescaler Reset Timer/Counter2
  645.  
  646.  
  647. ; ***** EXTERNAL_INTERRUPT ***********
  648. ; GICR - General Interrupt Control Register
  649. .equ    GIMSK   = GICR  ; For compatibility
  650. .equ    IVCE    = 0     ; Interrupt Vector Change Enable
  651. .equ    IVSEL   = 1     ; Interrupt Vector Select
  652. .equ    INT2    = 5     ; External Interrupt Request 2 Enable
  653. .equ    INT0    = 6     ; External Interrupt Request 0 Enable
  654. .equ    INT1    = 7     ; External Interrupt Request 1 Enable
  655.  
  656. ; GIFR - General Interrupt Flag Register
  657. .equ    INTF2   = 5     ; External Interrupt Flag 2
  658. .equ    INTF0   = 6     ; External Interrupt Flag 0
  659. .equ    INTF1   = 7     ; External Interrupt Flag 1
  660.  
  661. ; MCUCR - General Interrupt Control Register
  662. .equ    ISC00   = 0     ; Interrupt Sense Control 0 Bit 0
  663. .equ    ISC01   = 1     ; Interrupt Sense Control 0 Bit 1
  664. .equ    ISC10   = 2     ; Interrupt Sense Control 1 Bit 0
  665. .equ    ISC11   = 3     ; Interrupt Sense Control 1 Bit 1
  666.  
  667. ; MCUCSR - MCU Control And Status Register
  668. .equ    ISC2    = 6     ; Interrupt Sense Control 2
  669.  
  670.  
  671. ; ***** WATCHDOG *********************
  672. ; WDTCR - Watchdog Timer Control Register
  673. .equ    WDTCSR  = WDTCR ; For compatibility
  674. .equ    WDP0    = 0     ; Watch Dog Timer Prescaler bit 0
  675. .equ    WDP1    = 1     ; Watch Dog Timer Prescaler bit 1
  676. .equ    WDP2    = 2     ; Watch Dog Timer Prescaler bit 2
  677. .equ    WDE     = 3     ; Watch Dog Enable
  678. .equ    WDCE    = 4     ; Watchdog Change Enable
  679. .equ    WDTOE   = WDCE  ; For compatibility
  680.  
  681.  
  682. ; ***** CPU **************************
  683. ; SREG - Status Register
  684. .equ    SREG_C  = 0     ; Carry Flag
  685. .equ    SREG_Z  = 1     ; Zero Flag
  686. .equ    SREG_N  = 2     ; Negative Flag
  687. .equ    SREG_V  = 3     ; Two's Complement Overflow Flag
  688. .equ    SREG_S  = 4     ; Sign Bit
  689. .equ    SREG_H  = 5     ; Half Carry Flag
  690. .equ    SREG_T  = 6     ; Bit Copy Storage
  691. .equ    SREG_I  = 7     ; Global Interrupt Enable
  692.  
  693. ; MCUCR - MCU Control Register
  694. ;.equ   ISC00   = 0     ; Interrupt Sense Control 0 Bit 0
  695. ;.equ   ISC01   = 1     ; Interrupt Sense Control 0 Bit 1
  696. ;.equ   ISC10   = 2     ; Interrupt Sense Control 1 Bit 0
  697. ;.equ   ISC11   = 3     ; Interrupt Sense Control 1 Bit 1
  698. .equ    SM0     = 4     ; Sleep Mode Select
  699. .equ    SM1     = 5     ; Sleep Mode Select
  700. .equ    SE      = 6     ; Sleep Enable
  701. .equ    SM2     = 7     ; Sleep Mode Select
  702.  
  703. ; MCUCSR - MCU Control And Status Register
  704. .equ    MCUSR   = MCUCSR        ; For compatibility
  705. .equ    PORF    = 0     ; Power-on reset flag
  706. .equ    EXTRF   = 1     ; External Reset Flag
  707. .equ    BORF    = 2     ; Brown-out Reset Flag
  708. .equ    WDRF    = 3     ; Watchdog Reset Flag
  709.  
  710. ; OSCCAL - Oscillator Calibration Value
  711. .equ    CAL0    = 0     ; Oscillator Calibration Value Bit0
  712. .equ    CAL1    = 1     ; Oscillator Calibration Value Bit1
  713. .equ    CAL2    = 2     ; Oscillator Calibration Value Bit2
  714. .equ    CAL3    = 3     ; Oscillator Calibration Value Bit3
  715. .equ    CAL4    = 4     ; Oscillator Calibration Value Bit4
  716. .equ    CAL5    = 5     ; Oscillator Calibration Value Bit5
  717. .equ    CAL6    = 6     ; Oscillator Calibration Value Bit6
  718. .equ    CAL7    = 7     ; Oscillator Calibration Value Bit7
  719.  
  720. ; SFIOR - Special Function IO Register
  721. .equ    PUD     = 2     ; Pull-up Disable
  722. .equ    ACME    = 3     ; Anlog Comparator Multiplexer Enable
  723. .equ    ADHSM   = 4     ; ADC High Speed Mode
  724. .equ    ADTS0   = 5     ; ADC High Speed Mode
  725. .equ    ADTS1   = 6     ; ADC Auto Trigger Source
  726. .equ    ADTS2   = 7     ; ADC Auto Trigger Source
  727.  
  728. ; SPMCR -
  729. .equ    SPMEN   = 0     ; Store Program Memory Enable
  730. .equ    PGERS   = 1     ; Page Erase
  731. .equ    PGWRT   = 2     ; Page Write
  732. .equ    BLBSET  = 3     ; Boot Lock Bit Set
  733. .equ    RWWSRE  = 4     ; Read-While-Write Section Read Enable
  734. .equ    RWWSB   = 6     ; Read-While-Write Section Busy
  735. .equ    SPMIE   = 7     ; SPM Interrupt Enable
  736.  
  737.  
  738.  
  739. ; ***** LOCKSBITS ********************************************************
  740. .equ    LB1     = 0     ; Lock bit
  741. .equ    LB2     = 1     ; Lock bit
  742. .equ    BLB01   = 2     ; Boot Lock bit
  743. .equ    BLB02   = 3     ; Boot Lock bit
  744. .equ    BLB11   = 4     ; Boot lock bit
  745. .equ    BLB12   = 5     ; Boot lock bit
  746.  
  747.  
  748. ; ***** FUSES ************************************************************
  749. ; LOW fuse bits
  750. .equ    CKSEL0  = 0     ; Select Clock Source
  751. .equ    CKSEL1  = 1     ; Select Clock Source
  752. .equ    CKSEL2  = 2     ; Select Clock Source
  753. .equ    CKSEL3  = 3     ; Select Clock Source
  754. .equ    SUT0    = 4     ; Select start-up time
  755. .equ    SUT1    = 5     ; Select start-up time
  756. .equ    BODEN   = 6     ; Brown out detector enable
  757. .equ    BODLEVEL        = 7     ; Brown out detector trigger level
  758.  
  759. ; HIGH fuse bits
  760. .equ    BOOTRST = 0     ; Select Reset Vector
  761. .equ    BOOTSZ0 = 1     ; Select Boot Size
  762. .equ    BOOTSZ1 = 2     ; Select Boot Size
  763. .equ    EESAVE  = 3     ; EEPROM memory is preserved through chip erase
  764. .equ    CKOPT   = 4     ; Oscillator Options
  765. .equ    SPIEN   = 5     ; Enable Serial programming and Data Downloading
  766. .equ    WDTON   = 6     ; Watchdog timer always on
  767. .equ    S8535C  = 7     ; AT90S4434/8535 compabillity mode
  768.  
  769.  
  770.  
  771. ; ***** CPU REGISTER DEFINITIONS *****************************************
  772. .def    XH      = r27
  773. .def    XL      = r26
  774. .def    YH      = r29
  775. .def    YL      = r28
  776. .def    ZH      = r31
  777. .def    ZL      = r30
  778.  
  779.  
  780.  
  781. ; ***** DATA MEMORY DECLARATIONS *****************************************
  782. .equ    FLASHEND        = 0x0fff        ; Note: Word address
  783. .equ    IOEND   = 0x003f
  784. .equ    SRAM_START      = 0x0060
  785. .equ    SRAM_SIZE       = 512
  786. .equ    RAMEND  = 0x025f
  787. .equ    XRAMEND = 0x0000
  788. .equ    E2END   = 0x01ff
  789. .equ    EEPROMEND       = 0x01ff
  790. .equ    EEADRBITS       = 9
  791. #pragma AVRPART MEMORY PROG_FLASH 8192
  792. #pragma AVRPART MEMORY EEPROM 512
  793. #pragma AVRPART MEMORY INT_SRAM SIZE 512
  794. #pragma AVRPART MEMORY INT_SRAM START_ADDR 0x60
  795.  
  796.  
  797.  
  798. ; ***** BOOTLOADER DECLARATIONS ******************************************
  799. .equ    NRWW_START_ADDR = 0xc00
  800. .equ    NRWW_STOP_ADDR  = 0xfff
  801. .equ    RWW_START_ADDR  = 0x0
  802. .equ    RWW_STOP_ADDR   = 0xbff
  803. .equ    PAGESIZE        = 32
  804. .equ    FIRSTBOOTSTART  = 0xf80
  805. .equ    SECONDBOOTSTART = 0xf00
  806. .equ    THIRDBOOTSTART  = 0xe00
  807. .equ    FOURTHBOOTSTART = 0xc00
  808. .equ    SMALLBOOTSTART  = FIRSTBOOTSTART
  809. .equ    LARGEBOOTSTART  = FOURTHBOOTSTART
  810.  
  811.  
  812.  
  813. ; ***** INTERRUPT VECTORS ************************************************
  814. .equ    INT0addr        = 0x0001        ; External Interrupt 0
  815. .equ    INT1addr        = 0x0002        ; External Interrupt 1
  816. .equ    OC2addr = 0x0003        ; Timer/Counter2 Compare Match
  817. .equ    OVF2addr        = 0x0004        ; Timer/Counter2 Overflow
  818. .equ    ICP1addr        = 0x0005        ; Timer/Counter1 Capture Event
  819. .equ    OC1Aaddr        = 0x0006        ; Timer/Counter1 Compare Match A
  820. .equ    OC1Baddr        = 0x0007        ; Timer/Counter1 Compare Match B
  821. .equ    OVF1addr        = 0x0008        ; Timer/Counter1 Overflow
  822. .equ    OVF0addr        = 0x0009        ; Timer/Counter0 Overflow
  823. .equ    SPIaddr = 0x000a        ; SPI Serial Transfer Complete
  824. .equ    URXCaddr        = 0x000b        ; USART, RX Complete
  825. .equ    UDREaddr        = 0x000c        ; USART Data Register Empty
  826. .equ    UTXCaddr        = 0x000d        ; USART, TX Complete
  827. .equ    ADCCaddr        = 0x000e        ; ADC Conversion Complete
  828. .equ    ERDYaddr        = 0x000f        ; EEPROM Ready
  829. .equ    ACIaddr = 0x0010        ; Analog Comparator
  830. .equ    TWIaddr = 0x0011        ; Two-wire Serial Interface
  831. .equ    INT2addr        = 0x0012        ; External Interrupt Request 2
  832. .equ    OC0addr = 0x0013        ; TimerCounter0 Compare Match
  833. .equ    SPMRaddr        = 0x0014        ; Store Program Memory Read
  834.  
  835. .equ    INT_VECTORS_SIZE        = 21    ; size in words
  836.  
  837. #pragma AVRPART CORE INSTRUCTIONS_NOT_SUPPORTED break
  838.  
  839. #endif  /* _M8535DEF_INC_ */
  840.  
  841. ; ***** END OF FILE ******************************************************
  842.