Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | RSS feed

  1. /*
  2.  *  Copyright 2000-2011 Intel Corporation All Rights Reserved
  3.  *
  4.  *  Licensed under the Apache License, Version 2.0 (the "License");
  5.  *  you may not use this file except in compliance with the License.
  6.  *  You may obtain a copy of the License at
  7.  *
  8.  *      http://www.apache.org/licenses/LICENSE-2.0
  9.  *
  10.  *  Unless required by applicable law or agreed to in writing, software
  11.  *  distributed under the License is distributed on an "AS IS" BASIS,
  12.  *  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  13.  *  See the License for the specific language governing permissions and
  14.  *  limitations under the License.
  15.  */
  16. //  174    // Total instruction count
  17. //    1    // Total kernel count
  18.  
  19.  
  20.  
  21. // Module name: common.inc
  22. //
  23. // Common header file for all Video-Processing kernels
  24. //
  25.  
  26. .default_execution_size (16)
  27. .default_register_type  :ub
  28.  
  29. .reg_count_total        128
  30. .reg_count_payload      7
  31.  
  32. //========== Common constants ==========
  33.  
  34.  
  35. //========== Macros ==========
  36.  
  37.  
  38. //Fast Jump, For more details see "Set_Layer_N.asm"
  39.  
  40.  
  41. //========== Defines ====================
  42.  
  43. //========== Static Parameters (Common To All) ==========
  44. //r1
  45.  
  46.  
  47. //r2
  48.  
  49.                                     //  e.g.            byte0   byte1  byte2
  50.                                     // YUYV               0       1      3
  51.                                     // YVYU               0       3      1
  52.  
  53. //Color Pipe (IECP) parameters
  54.  
  55.  
  56. //ByteCopy
  57.  
  58.  
  59. //r4
  60.  
  61.                                     //  e.g.              byte0           byte1           byte2
  62.                                     // YUYV                 0               1               3
  63.                                     // YVYU                 0               3               1
  64.  
  65.  
  66. //========== Inline parameters (Common To All) ===========
  67.  
  68.  
  69. //============== Binding Index Table===========
  70. //Common between DNDI and DNUV
  71.  
  72.  
  73. //================= Common Message Descriptor =====
  74. // Message descriptor for thread spawning
  75. // Message Descriptors
  76. //                = 000 0001 (min message len 1 ) 0,0000 (resp len 0   -add later)
  77. //                  0000,0000,0000
  78. //                  0001(Spawn a root thread),0001 (Root thread spawn thread)
  79. //                = 0x02000011
  80. // Thread Spawner Message Descriptor
  81.  
  82.  
  83. // Message descriptor for atomic operation add
  84. // Message Descriptors
  85. //                = 000 0110 (min message len 6 ) 0,0000 (resp len 0   -add later)
  86. //                  1(header present)001,10(typed atomic operation)0(return enabled)0(slot group, low 8 bits),0111 (AOP_Add)
  87. //                  0000,0000 (Binding table index, added later)
  88. //                = 0x02000011
  89.  
  90. // Atomic Operation Add Message Descriptor
  91.  
  92.  
  93. // Message descriptor for dataport media write
  94.         // Message Descriptors
  95.                 //                = 000 0001 (min message len 1 - add later) 00000 (resp len 0)
  96.                 //                  1 (header present 1) 0 1010 (media block write) 000000
  97.                 //                  00000000 (binding table index - set later)
  98.                 //                = 0x020A8000
  99.  
  100.  
  101. // Message Length defines
  102.  
  103.  
  104. // Response Length defines
  105.  
  106.  
  107. // Block Width and Height Size defines
  108.  
  109.  
  110. // Extended Message Descriptors
  111.  
  112.  
  113. // Common message descriptors:
  114.  
  115.  
  116. //===================== Math Function Control ===================================
  117.  
  118.  
  119. //============ Message Registers ===============
  120.                              // buf4 starts from r28
  121.  
  122.  
  123. //#define mMSGHDR_EOT  r43    // Dummy Message Register for EOT
  124.  
  125.  
  126. .declare    mubMSGPAYLOAD  Base=r30 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  127. .declare    muwMSGPAYLOAD  Base=r30 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  128. .declare    mudMSGPAYLOAD  Base=r30 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  129. .declare    mfMSGPAYLOAD   Base=r30 ElementSize=4 SrcRegion=<8;8,1> Type=f
  130.  
  131. //=================== End of thread instruction ===========================
  132.  
  133.  
  134. //=====================Pointers Used=====================================
  135.  
  136.  
  137. //=======================================================================
  138.  
  139.  
  140. //r9-r17
  141. // Define temp space for any usages
  142.  
  143.  
  144. // Common Buffers
  145.  
  146.  
  147. // temp space for rotation
  148.  
  149. .declare fROBUF           Base=r9.0             ElementSize=4           SrcRegion=<8;8,1>                 DstRegion=<1>         Type=f
  150.  
  151. .declare udROBUF                Base=r9.0               ElementSize=4           SrcRegion=<8;8,1>                 DstRegion=<1>         Type=ud
  152.  
  153. .declare uwROBUF                Base=r9.0               ElementSize=2           SrcRegion=<16;16,1>             DstRegion=<1>           Type=uw
  154.  
  155. .declare ubROBUF                Base=r9.0               ElementSize=1           SrcRegion=<16;16,1>             DstRegion=<1>           Type=ub
  156.  
  157. .declare ub4ROBUF       Base=r9.0               ElementSize=1           SrcRegion=<32;8,4>              DstRegion=<4>           Type=ub
  158.  
  159.  
  160. // End of common.inc
  161.  
  162.  
  163. // Module name: Save_AVS_PA.asm
  164. //
  165. // Save PA 422 frame data block of size 16x16
  166. //
  167. // To save 16x16 block (32x16 bytes of YUYV) we need 2 send instructions with of size 16x16 each.
  168. //  -------------------------------
  169. //  |    16x16    |    16x16      |
  170. //  |    YUYV     |    YUYV       |
  171. //  -------------------------------
  172. // these 2 sends are replaced by 8 32x2 sends to improve performance
  173.  
  174.  
  175.  
  176. // Module name: Save.inc
  177.  
  178.  
  179.  
  180.  
  181. // Description: Includes all definitions explicit to Fast Composite.
  182.  
  183.  
  184.  
  185.  
  186. // End of common.inc
  187.  
  188.  
  189. //========== GRF partition ==========
  190.      // r0 header            :   r0          (1 GRF)
  191.      // Static parameters    :   r1 - r6     (6 GRFS)
  192.      // Inline parameters    :   r7 - r8     (2 GRFs)
  193.      // MSGSRC               :   r27         (1 GRF)
  194. //===================================
  195.  
  196. //Interface:
  197. //========== Static Parameters (Explicit To Fast Composite) ==========
  198. //r1
  199. //CSC Set 0
  200.  
  201.  
  202. .declare udCSC_CURBE    Base=r1.0      ElementSize=4       Type=ud
  203.  
  204. //Constant alpha
  205.  
  206.  
  207. //r2
  208.  
  209.  
  210. // Gen7 AVS WA
  211.  
  212.  
  213. // WiDi Definitions
  214.  
  215.  
  216. //Colorfill
  217.  
  218.  
  219.                                       // 0: 0-degree, 1: 90, 2: 180, 3: 270-degree, clockwise.     
  220.  
  221. .declare ubCOLOR_PIXEL_VAL      Base=r2.20      ElementSize=1       SrcRegion=<0;1,0>       DstRegion=<1>       Type=ub
  222.  
  223. //r3
  224. //Normalised Ratio of Horizontal step size with main video for all layers
  225.  
  226.  
  227.     //Normalised Ratio of Horizontal step size with main video for all layers becomes
  228.     //Normalised Horizontal step size for all layers in VP_Setup.asm
  229.  
  230.  
  231. //r4
  232. //Normalised Vertical step size for all layers
  233.  
  234.  
  235. //r5
  236. //Normalised Vertical Frame Origin for all layers
  237.  
  238.  
  239. //r6
  240. //Normalised Horizontal Frame Origin for all layers
  241.  
  242.  
  243. //========== Inline Parameters (Explicit To Fast Composite) ==========
  244.  
  245.  
  246. //Main video Step X
  247.  
  248.  
  249. //====================== Binding table (Explicit To Fast Composite)=========================================
  250.  
  251.  
  252. //Used by Interlaced Scaling Kernels
  253.  
  254.  
  255. //========== Sampler State Table Index (Explicit To Fast Composite)==========
  256. //Sampler Index for AVS/IEF messages
  257.  
  258.  
  259. //Sampler Index for SIMD16 sampler messages
  260.  
  261.  
  262. //=============================================================================
  263.  
  264. .declare fBUFFER_0      Base=r64.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  265. .declare fBUFFER_1      Base=r80.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  266. .declare fBUFFER_2      Base=r96.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  267. .declare fBUFFER_3      Base=r112.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  268. .declare fBUFFER_4      Base=r28.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  269. .declare fBUFFER_5      Base=r46.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  270.  
  271. .declare udBUFFER_0     Base=r64.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  272. .declare udBUFFER_1     Base=r80.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  273. .declare udBUFFER_2     Base=r96.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  274. .declare udBUFFER_3     Base=r112.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  275. .declare udBUFFER_4     Base=r28.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  276. .declare udBUFFER_5     Base=r46.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  277.  
  278. .declare uwBUFFER_0     Base=r64.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  279. .declare uwBUFFER_1     Base=r80.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  280. .declare uwBUFFER_2     Base=r96.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  281. .declare uwBUFFER_3     Base=r112.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  282. .declare uwBUFFER_4     Base=r28.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  283. .declare uwBUFFER_5     Base=r46.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  284.  
  285. .declare ubBUFFER_0     Base=r64.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  286. .declare ubBUFFER_1     Base=r80.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  287. .declare ubBUFFER_2     Base=r96.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  288. .declare ubBUFFER_3     Base=r112.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  289. .declare ubBUFFER_4     Base=r28.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  290. .declare ubBUFFER_5     Base=r46.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  291.  
  292. .declare ub4BUFFER_0    Base=r64.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  293. .declare ub4BUFFER_1    Base=r80.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  294. .declare ub4BUFFER_2    Base=r96.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  295. .declare ub4BUFFER_3    Base=r112.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  296. .declare ub4BUFFER_4    Base=r28.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  297. .declare ub4BUFFER_5    Base=r46.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  298.  
  299. //Pointer to mask reg
  300.  
  301.  
  302. //r18
  303.  
  304.  
  305. //Always keep Cannel Pointers and Offsets in same GRF, so that we can use
  306. // NODDCLR, NODDCHK flags. -rT
  307.  
  308.  
  309. .declare udCSC_COEFF_0  Base=r18.0    ElementSize=4 Type=ud       // 1 GRF
  310.  
  311. //r19
  312.  
  313.  
  314. .declare udCSC_COEFF_1  Base=r19.0    ElementSize=4 Type=ud       // 1 GRF
  315.  
  316.  
  317. //r20
  318.  
  319. .declare uwALPHA_MASK_REG_TEMP  Base=r20.0    ElementSize=2 SrcRegion=<16;16,1> Type=uw        // 1 GRF
  320.  
  321. //r21
  322.  
  323. .declare uwALPHA_MASK_REG       Base=r21.0         ElementSize=2 SrcRegion=<16;16,1> Type=uw        // 1 GRF
  324.  
  325. //r22
  326.  
  327.  
  328. //Always keep Cannel Pointers and Offsets in same GRF, so that we can use
  329. // NODDCLR, NODDCHK flags. -rT
  330.  
  331.  
  332. //Keep fORIGIN_X_NLAS, fY_OFFSET_2ND_BLOCK, fSTEP_X_NLAS, pMSGDSC_COPY, ubCONST_ALPHA_COPY as
  333. //sub registers of same GRF to enable using NODDCLR NODDCHK. -rT
  334.  
  335. //r23
  336.  
  337.  
  338. //Lumakey
  339.  
  340.  
  341. //r24
  342.  
  343.  
  344. //r25
  345.  
  346.  
  347. //r26
  348.  
  349.  
  350. //defines to generate LABELS during compile time.
  351.  
  352.  
  353. //Msg payload buffers; upto 4 full-size messages can be written
  354.  
  355.  
  356. .declare    mudMSGPAYLOAD0  Base=r29.0 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  357. .declare    mudMSGPAYLOAD1  Base=r38.0 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  358. .declare    mudMSGPAYLOAD2  Base=r47.0 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  359. .declare    mudMSGPAYLOAD3  Base=r56.0 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  360.  
  361. .declare    muwMSGPAYLOAD0  Base=r29.0 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  362. .declare    muwMSGPAYLOAD1  Base=r38.0 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  363. .declare    muwMSGPAYLOAD2  Base=r47.0 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  364. .declare    muwMSGPAYLOAD3  Base=r56.0 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  365.  
  366. .declare    mubMSGPAYLOAD0  Base=r29.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  367. .declare    mubMSGPAYLOAD1  Base=r38.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  368. .declare    mubMSGPAYLOAD2  Base=r47.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  369. .declare    mubMSGPAYLOAD3  Base=r56.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  370. .declare    mubMSGPAYLOAD4  Base=r32.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  371. .declare    mubMSGPAYLOAD5  Base=r41.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  372. .declare    mubMSGPAYLOAD6  Base=r50.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  373. .declare    mubMSGPAYLOAD7  Base=r59.0 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  374.  
  375.  
  376.         // the r17 register (nTEMP0) is originally defined from "Common.inc"
  377.         // instead of re-defining a nTEMP0 here, we use "SAVE_RGB" suffix for its naming
  378.  
  379.         .declare uwTemp0 Base=r17.0 ElementSize=2 Type=uw
  380.  
  381.  
  382. //_SAVE_INC_
  383.  
  384.  
  385.         //wBUFF_CHNL_PTR points to buffer 0.
  386.         //Add appropriate offsets to get pointers for all buffers (1,2,3).
  387.         //Offset is zero for buffer 0.
  388.         add   (4)   a0.0:uw   r22.0<4;4,1>:w          0:uw
  389.  
  390.         //Set DEST pointers according to output packing i.e. YUYV, YVYU, UYVY, VYUY
  391.         add     (4)             a0.4<1>:w                       r2.28<4;4,1>:ub    928:uw
  392.  
  393.     shl (1) r27.0<1>:d      r7.0<0;1,0>:w            1:w                         { NoDDClr }            // H. block origin need to be 2 times
  394.     mov (1) r27.1<1>:d      r7.1<0;1,0>:w                                        { NoDDClr, NoDDChk }   // Block origin (1st quadrant)
  395.     mov (1) r27.2<1>:ud     0x1001F:ud           { NoDDChk }            // Block width and height (32x2)
  396.  
  397. // Rounding
  398.         // left
  399.         add.sat (4)     r[a0.0, 0]<2>:uw                r[a0.0,  0]<8;4,2>:uw           0x0080:uw                      
  400.         add.sat (4)     r[a0.0,32]<2>:uw                r[a0.0, 32]<8;4,2>:uw           0x0080:uw                      
  401.         add.sat (4)     r[a0.0,64]<2>:uw                r[a0.0, 64]<8;4,2>:uw           0x0080:uw                      
  402.         add.sat (4)     r[a0.0,96]<2>:uw                r[a0.0, 96]<8;4,2>:uw           0x0080:uw                      
  403.  
  404.         add.sat (8)     r[a0.1, 0]<1>:uw                r[a0.1,  0]<8;8,1>:uw           0x0080:uw                      
  405.         add.sat (8)     r[a0.1,32]<1>:uw                r[a0.1, 32]<8;8,1>:uw           0x0080:uw                      
  406.         add.sat (8)     r[a0.1,64]<1>:uw                r[a0.1, 64]<8;8,1>:uw           0x0080:uw                      
  407.         add.sat (8)     r[a0.1,96]<1>:uw                r[a0.1, 96]<8;8,1>:uw           0x0080:uw                      
  408.  
  409.         add.sat (4)     r[a0.2, 0]<2>:uw                r[a0.2,  0]<8;4,2>:uw           0x0080:uw                      
  410.         add.sat (4)     r[a0.2,32]<2>:uw                r[a0.2, 32]<8;4,2>:uw           0x0080:uw                      
  411.         add.sat (4)     r[a0.2,64]<2>:uw                r[a0.2, 64]<8;4,2>:uw           0x0080:uw                      
  412.         add.sat (4)     r[a0.2,96]<2>:uw                r[a0.2, 96]<8;4,2>:uw           0x0080:uw                      
  413.  
  414.         // right
  415.         add.sat (4)     r[a0.0,16]<2>:uw                        r[a0.0, 16]<8;4,2>:uw                   0x0080:uw                      
  416.         add.sat (4)     r[a0.0,48]<2>:uw                r[a0.0, 48]<8;4,2>:uw           0x0080:uw                      
  417.         add.sat (4)     r[a0.0,80]<2>:uw                r[a0.0, 80]<8;4,2>:uw           0x0080:uw                      
  418.         add.sat (4)     r[a0.0,112]<2>:uw               r[a0.0, 112]<8;4,2>:uw          0x0080:uw                      
  419.  
  420.         add.sat (8)     r[a0.1, 16]<1>:uw                       r[a0.1, 16]<8;8,1>:uw                   0x0080:uw                      
  421.         add.sat (8)     r[a0.1,48]<1>:uw                r[a0.1, 48]<8;8,1>:uw           0x0080:uw                      
  422.         add.sat (8)     r[a0.1,80]<1>:uw                r[a0.1, 80]<8;8,1>:uw           0x0080:uw                      
  423.         add.sat (8)     r[a0.1,112]<1>:uw               r[a0.1, 112]<8;8,1>:uw          0x0080:uw                      
  424.  
  425.         add.sat (4)     r[a0.2, 16]<2>:uw                       r[a0.2,  16]<8;4,2>:uw          0x0080:uw                      
  426.         add.sat (4)     r[a0.2,48]<2>:uw                r[a0.2, 48]<8;4,2>:uw           0x0080:uw                      
  427.         add.sat (4)     r[a0.2,80]<2>:uw                r[a0.2, 80]<8;4,2>:uw           0x0080:uw                      
  428.         add.sat (4)     r[a0.2,112]<2>:uw               r[a0.2, 112]<8;4,2>:uw          0x0080:uw                      
  429.  
  430.     add (4)    a0.0:uw    r22.0<4;4,1>:w    512:uw
  431.         // left
  432.         add.sat (4)     r[a0.0, 0]<2>:uw                r[a0.0,  0]<8;4,2>:uw           0x0080:uw                      
  433.         add.sat (4)     r[a0.0,32]<2>:uw                r[a0.0, 32]<8;4,2>:uw           0x0080:uw                      
  434.         add.sat (4)     r[a0.0,64]<2>:uw                r[a0.0, 64]<8;4,2>:uw           0x0080:uw                      
  435.         add.sat (4)     r[a0.0,96]<2>:uw                r[a0.0, 96]<8;4,2>:uw           0x0080:uw                      
  436.  
  437.         add.sat (8)     r[a0.1, 0]<1>:uw                r[a0.1,  0]<8;8,1>:uw           0x0080:uw                      
  438.         add.sat (8)     r[a0.1,32]<1>:uw                r[a0.1, 32]<8;8,1>:uw           0x0080:uw                      
  439.         add.sat (8)     r[a0.1,64]<1>:uw                r[a0.1, 64]<8;8,1>:uw           0x0080:uw                      
  440.         add.sat (8)     r[a0.1,96]<1>:uw                r[a0.1, 96]<8;8,1>:uw           0x0080:uw                      
  441.  
  442.         add.sat (4)     r[a0.2, 0]<2>:uw                r[a0.2,  0]<8;4,2>:uw           0x0080:uw                      
  443.         add.sat (4)     r[a0.2,32]<2>:uw                r[a0.2, 32]<8;4,2>:uw           0x0080:uw                      
  444.         add.sat (4)     r[a0.2,64]<2>:uw                r[a0.2, 64]<8;4,2>:uw           0x0080:uw                      
  445.         add.sat (4)     r[a0.2,96]<2>:uw                r[a0.2, 96]<8;4,2>:uw           0x0080:uw                      
  446.  
  447.         // right
  448.         add.sat (4)     r[a0.0,16]<2>:uw                        r[a0.0, 16]<8;4,2>:uw                   0x0080:uw                      
  449.         add.sat (4)     r[a0.0,48]<2>:uw                r[a0.0, 48]<8;4,2>:uw           0x0080:uw                      
  450.         add.sat (4)     r[a0.0,80]<2>:uw                r[a0.0, 80]<8;4,2>:uw           0x0080:uw                      
  451.         add.sat (4)     r[a0.0,112]<2>:uw               r[a0.0, 112]<8;4,2>:uw          0x0080:uw                      
  452.  
  453.         add.sat (8)     r[a0.1, 16]<1>:uw                       r[a0.1, 16]<8;8,1>:uw                   0x0080:uw                      
  454.         add.sat (8)     r[a0.1,48]<1>:uw                r[a0.1, 48]<8;8,1>:uw           0x0080:uw                      
  455.         add.sat (8)     r[a0.1,80]<1>:uw                r[a0.1, 80]<8;8,1>:uw           0x0080:uw                      
  456.         add.sat (8)     r[a0.1,112]<1>:uw               r[a0.1, 112]<8;8,1>:uw          0x0080:uw                      
  457.  
  458.         add.sat (4)     r[a0.2, 16]<2>:uw                       r[a0.2,  16]<8;4,2>:uw          0x0080:uw                      
  459.         add.sat (4)     r[a0.2,48]<2>:uw                r[a0.2, 48]<8;4,2>:uw           0x0080:uw                      
  460.         add.sat (4)     r[a0.2,80]<2>:uw                r[a0.2, 80]<8;4,2>:uw           0x0080:uw                      
  461.         add.sat (4)     r[a0.2,112]<2>:uw               r[a0.2, 112]<8;4,2>:uw          0x0080:uw                      
  462.  
  463.     add (4)    a0.0:uw    r22.0<4;4,1>:w    1024:uw
  464.         // left
  465.         add.sat (4)     r[a0.0, 0]<2>:uw                r[a0.0,  0]<8;4,2>:uw           0x0080:uw                      
  466.         add.sat (4)     r[a0.0,32]<2>:uw                r[a0.0, 32]<8;4,2>:uw           0x0080:uw                      
  467.         add.sat (4)     r[a0.0,64]<2>:uw                r[a0.0, 64]<8;4,2>:uw           0x0080:uw                      
  468.         add.sat (4)     r[a0.0,96]<2>:uw                r[a0.0, 96]<8;4,2>:uw           0x0080:uw                      
  469.  
  470.         add.sat (8)     r[a0.1, 0]<1>:uw                r[a0.1,  0]<8;8,1>:uw           0x0080:uw                      
  471.         add.sat (8)     r[a0.1,32]<1>:uw                r[a0.1, 32]<8;8,1>:uw           0x0080:uw                      
  472.         add.sat (8)     r[a0.1,64]<1>:uw                r[a0.1, 64]<8;8,1>:uw           0x0080:uw                      
  473.         add.sat (8)     r[a0.1,96]<1>:uw                r[a0.1, 96]<8;8,1>:uw           0x0080:uw                      
  474.  
  475.         add.sat (4)     r[a0.2, 0]<2>:uw                r[a0.2,  0]<8;4,2>:uw           0x0080:uw                      
  476.         add.sat (4)     r[a0.2,32]<2>:uw                r[a0.2, 32]<8;4,2>:uw           0x0080:uw                      
  477.         add.sat (4)     r[a0.2,64]<2>:uw                r[a0.2, 64]<8;4,2>:uw           0x0080:uw                      
  478.         add.sat (4)     r[a0.2,96]<2>:uw                r[a0.2, 96]<8;4,2>:uw           0x0080:uw                      
  479.  
  480.         // right
  481.         add.sat (4)     r[a0.0,16]<2>:uw                        r[a0.0, 16]<8;4,2>:uw                   0x0080:uw                      
  482.         add.sat (4)     r[a0.0,48]<2>:uw                r[a0.0, 48]<8;4,2>:uw           0x0080:uw                      
  483.         add.sat (4)     r[a0.0,80]<2>:uw                r[a0.0, 80]<8;4,2>:uw           0x0080:uw                      
  484.         add.sat (4)     r[a0.0,112]<2>:uw               r[a0.0, 112]<8;4,2>:uw          0x0080:uw                      
  485.  
  486.         add.sat (8)     r[a0.1, 16]<1>:uw                       r[a0.1, 16]<8;8,1>:uw                   0x0080:uw                      
  487.         add.sat (8)     r[a0.1,48]<1>:uw                r[a0.1, 48]<8;8,1>:uw           0x0080:uw                      
  488.         add.sat (8)     r[a0.1,80]<1>:uw                r[a0.1, 80]<8;8,1>:uw           0x0080:uw                      
  489.         add.sat (8)     r[a0.1,112]<1>:uw               r[a0.1, 112]<8;8,1>:uw          0x0080:uw                      
  490.  
  491.         add.sat (4)     r[a0.2, 16]<2>:uw                       r[a0.2,  16]<8;4,2>:uw          0x0080:uw                      
  492.         add.sat (4)     r[a0.2,48]<2>:uw                r[a0.2, 48]<8;4,2>:uw           0x0080:uw                      
  493.         add.sat (4)     r[a0.2,80]<2>:uw                r[a0.2, 80]<8;4,2>:uw           0x0080:uw                      
  494.         add.sat (4)     r[a0.2,112]<2>:uw               r[a0.2, 112]<8;4,2>:uw          0x0080:uw                      
  495.  
  496.     add (4)    a0.0:uw    r22.0<4;4,1>:w    1536:uw
  497.         // left
  498.         add.sat (4)     r[a0.0, 0]<2>:uw                r[a0.0,  0]<8;4,2>:uw           0x0080:uw                      
  499.         add.sat (4)     r[a0.0,32]<2>:uw                r[a0.0, 32]<8;4,2>:uw           0x0080:uw                      
  500.         add.sat (4)     r[a0.0,64]<2>:uw                r[a0.0, 64]<8;4,2>:uw           0x0080:uw                      
  501.         add.sat (4)     r[a0.0,96]<2>:uw                r[a0.0, 96]<8;4,2>:uw           0x0080:uw                      
  502.  
  503.         add.sat (8)     r[a0.1, 0]<1>:uw                r[a0.1,  0]<8;8,1>:uw           0x0080:uw                      
  504.         add.sat (8)     r[a0.1,32]<1>:uw                r[a0.1, 32]<8;8,1>:uw           0x0080:uw                      
  505.         add.sat (8)     r[a0.1,64]<1>:uw                r[a0.1, 64]<8;8,1>:uw           0x0080:uw                      
  506.         add.sat (8)     r[a0.1,96]<1>:uw                r[a0.1, 96]<8;8,1>:uw           0x0080:uw                      
  507.  
  508.         add.sat (4)     r[a0.2, 0]<2>:uw                r[a0.2,  0]<8;4,2>:uw           0x0080:uw                      
  509.         add.sat (4)     r[a0.2,32]<2>:uw                r[a0.2, 32]<8;4,2>:uw           0x0080:uw                      
  510.         add.sat (4)     r[a0.2,64]<2>:uw                r[a0.2, 64]<8;4,2>:uw           0x0080:uw                      
  511.         add.sat (4)     r[a0.2,96]<2>:uw                r[a0.2, 96]<8;4,2>:uw           0x0080:uw                      
  512.  
  513.         // right
  514.         add.sat (4)     r[a0.0,16]<2>:uw                        r[a0.0, 16]<8;4,2>:uw                   0x0080:uw                      
  515.         add.sat (4)     r[a0.0,48]<2>:uw                r[a0.0, 48]<8;4,2>:uw           0x0080:uw                      
  516.         add.sat (4)     r[a0.0,80]<2>:uw                r[a0.0, 80]<8;4,2>:uw           0x0080:uw                      
  517.         add.sat (4)     r[a0.0,112]<2>:uw               r[a0.0, 112]<8;4,2>:uw          0x0080:uw                      
  518.  
  519.         add.sat (8)     r[a0.1, 16]<1>:uw                       r[a0.1, 16]<8;8,1>:uw                   0x0080:uw                      
  520.         add.sat (8)     r[a0.1,48]<1>:uw                r[a0.1, 48]<8;8,1>:uw           0x0080:uw                      
  521.         add.sat (8)     r[a0.1,80]<1>:uw                r[a0.1, 80]<8;8,1>:uw           0x0080:uw                      
  522.         add.sat (8)     r[a0.1,112]<1>:uw               r[a0.1, 112]<8;8,1>:uw          0x0080:uw                      
  523.  
  524.         add.sat (4)     r[a0.2, 16]<2>:uw                       r[a0.2,  16]<8;4,2>:uw          0x0080:uw                      
  525.         add.sat (4)     r[a0.2,48]<2>:uw                r[a0.2, 48]<8;4,2>:uw           0x0080:uw                      
  526.         add.sat (4)     r[a0.2,80]<2>:uw                r[a0.2, 80]<8;4,2>:uw           0x0080:uw                      
  527.         add.sat (4)     r[a0.2,112]<2>:uw               r[a0.2, 112]<8;4,2>:uw          0x0080:uw                      
  528.  
  529.     add (4)    a0.0:uw    r22.0<4;4,1>:w    2048:uw
  530.         // restore pointer
  531.         add   (4)   a0.0:uw   r22.0<4;4,1>:w          0:uw
  532.  
  533.         mov (8) r28<1>:ud               r27<8;8,1>:ud
  534.         mov (8) r37<1>:ud               r27<8;8,1>:ud
  535.         add (1) r37.1<1>:d     r27.1<0;1,0>:d       2:d   // Point to 2nd part
  536.  
  537.  
  538.         mov  (8)    r[a0.6,  0]<4>:ub    r[a0.0,   1]<32;8,4>:ub         { NoDDClr }
  539.     mov  (8)    r[a0.6, 32]<4>:ub    r[a0.0,33]<32;8,4>:ub         { NoDDClr }    
  540.     mov (16)    r[a0.4,  0]<2>:ub    r[a0.1,   1]<32;16,2>:ub        { NoDDClr, NoDDChk }
  541.     mov (16)    r[a0.4, 32]<2>:ub    r[a0.1,33]<32;16,2>:ub        { NoDDClr, NoDDChk }
  542.     mov  (8)    r[a0.5,  0]<4>:ub    r[a0.2,   1]<32;8,4>:ub         { NoDDChk }
  543.     mov  (8)    r[a0.5, 32]<4>:ub    r[a0.2,33]<32;8,4>:ub         { NoDDChk }
  544.  
  545.     mov  (8)    r[a0.6, 288]<4>:ub    r[a0.0,65]<32;8,4>:ub         { NoDDClr }
  546.     mov  (8)    r[a0.6, 320]<4>:ub    r[a0.0,97]<32;8,4>:ub         { NoDDClr }
  547.     mov (16)    r[a0.4,288]<2>:ub    r[a0.1,65]<32;16,2>:ub        { NoDDClr, NoDDChk }
  548.     mov (16)    r[a0.4,320]<2>:ub    r[a0.1,97]<32;16,2>:ub        { NoDDClr, NoDDChk }
  549.     mov  (8)    r[a0.5,288]<4>:ub    r[a0.2,65]<32;8,4>:ub         { NoDDChk }
  550.     mov  (8)    r[a0.5,320]<4>:ub    r[a0.2,97]<32;8,4>:ub         { NoDDChk }
  551.  
  552.     send (1)    null<1>:d    r28        0x5                     0x60A8018:ud
  553.         send (1)    null<1>:d    r37    0x5                     0x60A8018:ud
  554.  
  555.     // restore pointer
  556.         add   (4)   a0.0:uw   r22.0<4;4,1>:w          512:uw
  557.  
  558.         add (1) r28.1<1>:d     r27.1<0;1,0>:d       4:d   // Point to 2nd part
  559.         add (1) r37.1<1>:d     r27.1<0;1,0>:d       6:d   // Point to 2nd part
  560.  
  561.  
  562.         mov  (8)    r[a0.6,  0]<4>:ub    r[a0.0,   1]<32;8,4>:ub         { NoDDClr }
  563.     mov  (8)    r[a0.6, 32]<4>:ub    r[a0.0,33]<32;8,4>:ub         { NoDDClr }    
  564.     mov (16)    r[a0.4,  0]<2>:ub    r[a0.1,   1]<32;16,2>:ub        { NoDDClr, NoDDChk }
  565.     mov (16)    r[a0.4, 32]<2>:ub    r[a0.1,33]<32;16,2>:ub        { NoDDClr, NoDDChk }  
  566.     mov  (8)    r[a0.5,  0]<4>:ub    r[a0.2,   1]<32;8,4>:ub         { NoDDChk }
  567.     mov  (8)    r[a0.5, 32]<4>:ub    r[a0.2,33]<32;8,4>:ub         { NoDDChk }
  568.  
  569.     mov  (8)    r[a0.6, 288]<4>:ub    r[a0.0,65]<32;8,4>:ub         { NoDDClr }
  570.     mov  (8)    r[a0.6, 320]<4>:ub    r[a0.0,97]<32;8,4>:ub         { NoDDClr }
  571.     mov (16)    r[a0.4,288]<2>:ub    r[a0.1,65]<32;16,2>:ub        { NoDDClr, NoDDChk }
  572.     mov (16)    r[a0.4,320]<2>:ub    r[a0.1,97]<32;16,2>:ub        { NoDDClr, NoDDChk }
  573.     mov  (8)    r[a0.5,288]<4>:ub    r[a0.2,65]<32;8,4>:ub         { NoDDChk }
  574.     mov  (8)    r[a0.5,320]<4>:ub    r[a0.2,97]<32;8,4>:ub         { NoDDChk }
  575.  
  576.     send (1)    null<1>:d    r28        0x5                     0x60A8018:ud
  577.         send (1)    null<1>:d    r37    0x5                     0x60A8018:ud
  578.  
  579.     // restore pointer
  580.         add   (4)   a0.0:uw   r22.0<4;4,1>:w          1024:uw
  581.  
  582.         add (1) r28.1<1>:d     r27.1<0;1,0>:d       8:d   // Point to 2nd part
  583.         add (1) r37.1<1>:d     r27.1<0;1,0>:d       10:d   // Point to 2nd part
  584.  
  585.  
  586.         mov  (8)    r[a0.6,  0]<4>:ub    r[a0.0,   1]<32;8,4>:ub         { NoDDClr }
  587.     mov  (8)    r[a0.6, 32]<4>:ub    r[a0.0,33]<32;8,4>:ub         { NoDDClr }    
  588.     mov (16)    r[a0.4,  0]<2>:ub    r[a0.1,   1]<32;16,2>:ub        { NoDDClr, NoDDChk }
  589.     mov (16)    r[a0.4, 32]<2>:ub    r[a0.1,33]<32;16,2>:ub        { NoDDClr, NoDDChk }
  590.     mov  (8)    r[a0.5,  0]<4>:ub    r[a0.2,   1]<32;8,4>:ub         { NoDDChk }
  591.     mov  (8)    r[a0.5, 32]<4>:ub    r[a0.2,33]<32;8,4>:ub         { NoDDChk }
  592.  
  593.     mov  (8)    r[a0.6, 288]<4>:ub    r[a0.0,65]<32;8,4>:ub         { NoDDClr }
  594.     mov  (8)    r[a0.6, 320]<4>:ub    r[a0.0,97]<32;8,4>:ub         { NoDDClr }
  595.     mov (16)    r[a0.4,288]<2>:ub    r[a0.1,65]<32;16,2>:ub        { NoDDClr, NoDDChk }
  596.     mov (16)    r[a0.4,320]<2>:ub    r[a0.1,97]<32;16,2>:ub        { NoDDClr, NoDDChk }
  597.     mov  (8)    r[a0.5,288]<4>:ub    r[a0.2,65]<32;8,4>:ub         { NoDDChk }
  598.     mov  (8)    r[a0.5,320]<4>:ub    r[a0.2,97]<32;8,4>:ub         { NoDDChk }
  599.  
  600.     send (1)    null<1>:d    r28        0x5                     0x60A8018:ud
  601.         send (1)    null<1>:d    r37    0x5                     0x60A8018:ud
  602.  
  603.    // restore pointer
  604.         add   (4)   a0.0:uw   r22.0<4;4,1>:w          1536:uw
  605.  
  606.         add (1) r28.1<1>:d     r27.1<0;1,0>:d       12:d   // Point to 2nd part
  607.         add (1) r37.1<1>:d     r27.1<0;1,0>:d       14:d   // Point to 2nd part
  608.  
  609.         mov  (8)    r[a0.6,  0]<4>:ub    r[a0.0,   1]<32;8,4>:ub         { NoDDClr }
  610.     mov  (8)    r[a0.6, 32]<4>:ub    r[a0.0,33]<32;8,4>:ub         { NoDDClr }    
  611.     mov (16)    r[a0.4,  0]<2>:ub    r[a0.1,   1]<32;16,2>:ub        { NoDDClr, NoDDChk }
  612.     mov (16)    r[a0.4, 32]<2>:ub    r[a0.1,33]<32;16,2>:ub        { NoDDClr, NoDDChk }
  613.     mov  (8)    r[a0.5,  0]<4>:ub    r[a0.2,   1]<32;8,4>:ub         { NoDDChk }
  614.     mov  (8)    r[a0.5, 32]<4>:ub    r[a0.2,33]<32;8,4>:ub         { NoDDChk }
  615.  
  616.     mov  (8)    r[a0.6, 288]<4>:ub    r[a0.0,65]<32;8,4>:ub         { NoDDClr }
  617.     mov  (8)    r[a0.6, 320]<4>:ub    r[a0.0,97]<32;8,4>:ub         { NoDDClr }
  618.     mov (16)    r[a0.4,288]<2>:ub    r[a0.1,65]<32;16,2>:ub        { NoDDClr, NoDDChk }
  619.     mov (16)    r[a0.4,320]<2>:ub    r[a0.1,97]<32;16,2>:ub        { NoDDClr, NoDDChk }
  620.     mov  (8)    r[a0.5,288]<4>:ub    r[a0.2,65]<32;8,4>:ub         { NoDDChk }
  621.     mov  (8)    r[a0.5,320]<4>:ub    r[a0.2,97]<32;8,4>:ub         { NoDDChk }
  622.  
  623.     send (1)    null<1>:d    r28        0x5                     0x60A8018:ud
  624.         send (1)    null<1>:d    r37    0x5                     0x60A8018:ud
  625.  
  626.