Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | RSS feed

  1. /*
  2.  * Copyright 2010 Red Hat Inc.
  3.  *           2010 Jerome Glisse
  4.  *
  5.  * Permission is hereby granted, free of charge, to any person obtaining a
  6.  * copy of this software and associated documentation files (the "Software"),
  7.  * to deal in the Software without restriction, including without limitation
  8.  * on the rights to use, copy, modify, merge, publish, distribute, sub
  9.  * license, and/or sell copies of the Software, and to permit persons to whom
  10.  * the Software is furnished to do so, subject to the following conditions:
  11.  *
  12.  * The above copyright notice and this permission notice (including the next
  13.  * paragraph) shall be included in all copies or substantial portions of the
  14.  * Software.
  15.  *
  16.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17.  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18.  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19.  * THE AUTHOR(S) AND/OR THEIR SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20.  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21.  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22.  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23.  *
  24.  * Authors: Dave Airlie <airlied@redhat.com>
  25.  *          Jerome Glisse <jglisse@redhat.com>
  26.  */
  27. #include "r600_formats.h"
  28. #include "r600_shader.h"
  29. #include "r600d.h"
  30.  
  31. #include "util/u_format_s3tc.h"
  32. #include "util/u_index_modify.h"
  33. #include "util/u_memory.h"
  34. #include "util/u_upload_mgr.h"
  35. #include "util/u_math.h"
  36. #include "tgsi/tgsi_parse.h"
  37.  
  38. void r600_init_command_buffer(struct r600_command_buffer *cb, unsigned num_dw)
  39. {
  40.         assert(!cb->buf);
  41.         cb->buf = CALLOC(1, 4 * num_dw);
  42.         cb->max_num_dw = num_dw;
  43. }
  44.  
  45. void r600_release_command_buffer(struct r600_command_buffer *cb)
  46. {
  47.         FREE(cb->buf);
  48. }
  49.  
  50. void r600_init_atom(struct r600_context *rctx,
  51.                     struct r600_atom *atom,
  52.                     unsigned id,
  53.                     void (*emit)(struct r600_context *ctx, struct r600_atom *state),
  54.                     unsigned num_dw)
  55. {
  56.         assert(id < R600_NUM_ATOMS);
  57.         assert(rctx->atoms[id] == NULL);
  58.         rctx->atoms[id] = atom;
  59.         atom->emit = (void*)emit;
  60.         atom->num_dw = num_dw;
  61.         atom->dirty = false;
  62. }
  63.  
  64. void r600_emit_cso_state(struct r600_context *rctx, struct r600_atom *atom)
  65. {
  66.         r600_emit_command_buffer(rctx->b.rings.gfx.cs, ((struct r600_cso_state*)atom)->cb);
  67. }
  68.  
  69. void r600_emit_alphatest_state(struct r600_context *rctx, struct r600_atom *atom)
  70. {
  71.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  72.         struct r600_alphatest_state *a = (struct r600_alphatest_state*)atom;
  73.         unsigned alpha_ref = a->sx_alpha_ref;
  74.  
  75.         if (rctx->b.chip_class >= EVERGREEN && a->cb0_export_16bpc) {
  76.                 alpha_ref &= ~0x1FFF;
  77.         }
  78.  
  79.         r600_write_context_reg(cs, R_028410_SX_ALPHA_TEST_CONTROL,
  80.                                a->sx_alpha_test_control |
  81.                                S_028410_ALPHA_TEST_BYPASS(a->bypass));
  82.         r600_write_context_reg(cs, R_028438_SX_ALPHA_REF, alpha_ref);
  83. }
  84.  
  85. static void r600_texture_barrier(struct pipe_context *ctx)
  86. {
  87.         struct r600_context *rctx = (struct r600_context *)ctx;
  88.  
  89.         rctx->b.flags |= R600_CONTEXT_INV_TEX_CACHE |
  90.                        R600_CONTEXT_FLUSH_AND_INV_CB |
  91.                        R600_CONTEXT_FLUSH_AND_INV |
  92.                        R600_CONTEXT_WAIT_3D_IDLE;
  93. }
  94.  
  95. static unsigned r600_conv_pipe_prim(unsigned prim)
  96. {
  97.         static const unsigned prim_conv[] = {
  98.                 [PIPE_PRIM_POINTS]                      = V_008958_DI_PT_POINTLIST,
  99.                 [PIPE_PRIM_LINES]                       = V_008958_DI_PT_LINELIST,
  100.                 [PIPE_PRIM_LINE_LOOP]                   = V_008958_DI_PT_LINELOOP,
  101.                 [PIPE_PRIM_LINE_STRIP]                  = V_008958_DI_PT_LINESTRIP,
  102.                 [PIPE_PRIM_TRIANGLES]                   = V_008958_DI_PT_TRILIST,
  103.                 [PIPE_PRIM_TRIANGLE_STRIP]              = V_008958_DI_PT_TRISTRIP,
  104.                 [PIPE_PRIM_TRIANGLE_FAN]                = V_008958_DI_PT_TRIFAN,
  105.                 [PIPE_PRIM_QUADS]                       = V_008958_DI_PT_QUADLIST,
  106.                 [PIPE_PRIM_QUAD_STRIP]                  = V_008958_DI_PT_QUADSTRIP,
  107.                 [PIPE_PRIM_POLYGON]                     = V_008958_DI_PT_POLYGON,
  108.                 [PIPE_PRIM_LINES_ADJACENCY]             = V_008958_DI_PT_LINELIST_ADJ,
  109.                 [PIPE_PRIM_LINE_STRIP_ADJACENCY]        = V_008958_DI_PT_LINESTRIP_ADJ,
  110.                 [PIPE_PRIM_TRIANGLES_ADJACENCY]         = V_008958_DI_PT_TRILIST_ADJ,
  111.                 [PIPE_PRIM_TRIANGLE_STRIP_ADJACENCY]    = V_008958_DI_PT_TRISTRIP_ADJ,
  112.                 [R600_PRIM_RECTANGLE_LIST]              = V_008958_DI_PT_RECTLIST
  113.         };
  114.         assert(prim < Elements(prim_conv));
  115.         return prim_conv[prim];
  116. }
  117.  
  118. /* common state between evergreen and r600 */
  119.  
  120. static void r600_bind_blend_state_internal(struct r600_context *rctx,
  121.                 struct r600_blend_state *blend, bool blend_disable)
  122. {
  123.         unsigned color_control;
  124.         bool update_cb = false;
  125.  
  126.         rctx->alpha_to_one = blend->alpha_to_one;
  127.         rctx->dual_src_blend = blend->dual_src_blend;
  128.  
  129.         if (!blend_disable) {
  130.                 r600_set_cso_state_with_cb(&rctx->blend_state, blend, &blend->buffer);
  131.                 color_control = blend->cb_color_control;
  132.         } else {
  133.                 /* Blending is disabled. */
  134.                 r600_set_cso_state_with_cb(&rctx->blend_state, blend, &blend->buffer_no_blend);
  135.                 color_control = blend->cb_color_control_no_blend;
  136.         }
  137.  
  138.         /* Update derived states. */
  139.         if (rctx->cb_misc_state.blend_colormask != blend->cb_target_mask) {
  140.                 rctx->cb_misc_state.blend_colormask = blend->cb_target_mask;
  141.                 update_cb = true;
  142.         }
  143.         if (rctx->b.chip_class <= R700 &&
  144.             rctx->cb_misc_state.cb_color_control != color_control) {
  145.                 rctx->cb_misc_state.cb_color_control = color_control;
  146.                 update_cb = true;
  147.         }
  148.         if (rctx->cb_misc_state.dual_src_blend != blend->dual_src_blend) {
  149.                 rctx->cb_misc_state.dual_src_blend = blend->dual_src_blend;
  150.                 update_cb = true;
  151.         }
  152.         if (update_cb) {
  153.                 rctx->cb_misc_state.atom.dirty = true;
  154.         }
  155. }
  156.  
  157. static void r600_bind_blend_state(struct pipe_context *ctx, void *state)
  158. {
  159.         struct r600_context *rctx = (struct r600_context *)ctx;
  160.         struct r600_blend_state *blend = (struct r600_blend_state *)state;
  161.  
  162.         if (blend == NULL) {
  163.                 r600_set_cso_state_with_cb(&rctx->blend_state, NULL, NULL);
  164.                 return;
  165.         }
  166.  
  167.         r600_bind_blend_state_internal(rctx, blend, rctx->force_blend_disable);
  168. }
  169.  
  170. static void r600_set_blend_color(struct pipe_context *ctx,
  171.                                  const struct pipe_blend_color *state)
  172. {
  173.         struct r600_context *rctx = (struct r600_context *)ctx;
  174.  
  175.         rctx->blend_color.state = *state;
  176.         rctx->blend_color.atom.dirty = true;
  177. }
  178.  
  179. void r600_emit_blend_color(struct r600_context *rctx, struct r600_atom *atom)
  180. {
  181.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  182.         struct pipe_blend_color *state = &rctx->blend_color.state;
  183.  
  184.         r600_write_context_reg_seq(cs, R_028414_CB_BLEND_RED, 4);
  185.         radeon_emit(cs, fui(state->color[0])); /* R_028414_CB_BLEND_RED */
  186.         radeon_emit(cs, fui(state->color[1])); /* R_028418_CB_BLEND_GREEN */
  187.         radeon_emit(cs, fui(state->color[2])); /* R_02841C_CB_BLEND_BLUE */
  188.         radeon_emit(cs, fui(state->color[3])); /* R_028420_CB_BLEND_ALPHA */
  189. }
  190.  
  191. void r600_emit_vgt_state(struct r600_context *rctx, struct r600_atom *atom)
  192. {
  193.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  194.         struct r600_vgt_state *a = (struct r600_vgt_state *)atom;
  195.  
  196.         r600_write_context_reg(cs, R_028A94_VGT_MULTI_PRIM_IB_RESET_EN, a->vgt_multi_prim_ib_reset_en);
  197.         r600_write_context_reg_seq(cs, R_028408_VGT_INDX_OFFSET, 2);
  198.         radeon_emit(cs, a->vgt_indx_offset); /* R_028408_VGT_INDX_OFFSET */
  199.         radeon_emit(cs, a->vgt_multi_prim_ib_reset_indx); /* R_02840C_VGT_MULTI_PRIM_IB_RESET_INDX */
  200.         if (a->last_draw_was_indirect) {
  201.                 a->last_draw_was_indirect = false;
  202.                 r600_write_ctl_const(cs, R_03CFF0_SQ_VTX_BASE_VTX_LOC, 0);
  203.         }
  204. }
  205.  
  206. static void r600_set_clip_state(struct pipe_context *ctx,
  207.                                 const struct pipe_clip_state *state)
  208. {
  209.         struct r600_context *rctx = (struct r600_context *)ctx;
  210.         struct pipe_constant_buffer cb;
  211.  
  212.         rctx->clip_state.state = *state;
  213.         rctx->clip_state.atom.dirty = true;
  214.  
  215.         cb.buffer = NULL;
  216.         cb.user_buffer = state->ucp;
  217.         cb.buffer_offset = 0;
  218.         cb.buffer_size = 4*4*8;
  219.         ctx->set_constant_buffer(ctx, PIPE_SHADER_VERTEX, R600_UCP_CONST_BUFFER, &cb);
  220.         pipe_resource_reference(&cb.buffer, NULL);
  221. }
  222.  
  223. static void r600_set_stencil_ref(struct pipe_context *ctx,
  224.                                  const struct r600_stencil_ref *state)
  225. {
  226.         struct r600_context *rctx = (struct r600_context *)ctx;
  227.  
  228.         rctx->stencil_ref.state = *state;
  229.         rctx->stencil_ref.atom.dirty = true;
  230. }
  231.  
  232. void r600_emit_stencil_ref(struct r600_context *rctx, struct r600_atom *atom)
  233. {
  234.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  235.         struct r600_stencil_ref_state *a = (struct r600_stencil_ref_state*)atom;
  236.  
  237.         r600_write_context_reg_seq(cs, R_028430_DB_STENCILREFMASK, 2);
  238.         radeon_emit(cs, /* R_028430_DB_STENCILREFMASK */
  239.                          S_028430_STENCILREF(a->state.ref_value[0]) |
  240.                          S_028430_STENCILMASK(a->state.valuemask[0]) |
  241.                          S_028430_STENCILWRITEMASK(a->state.writemask[0]));
  242.         radeon_emit(cs, /* R_028434_DB_STENCILREFMASK_BF */
  243.                          S_028434_STENCILREF_BF(a->state.ref_value[1]) |
  244.                          S_028434_STENCILMASK_BF(a->state.valuemask[1]) |
  245.                          S_028434_STENCILWRITEMASK_BF(a->state.writemask[1]));
  246. }
  247.  
  248. static void r600_set_pipe_stencil_ref(struct pipe_context *ctx,
  249.                                       const struct pipe_stencil_ref *state)
  250. {
  251.         struct r600_context *rctx = (struct r600_context *)ctx;
  252.         struct r600_dsa_state *dsa = (struct r600_dsa_state*)rctx->dsa_state.cso;
  253.         struct r600_stencil_ref ref;
  254.  
  255.         rctx->stencil_ref.pipe_state = *state;
  256.  
  257.         if (!dsa)
  258.                 return;
  259.  
  260.         ref.ref_value[0] = state->ref_value[0];
  261.         ref.ref_value[1] = state->ref_value[1];
  262.         ref.valuemask[0] = dsa->valuemask[0];
  263.         ref.valuemask[1] = dsa->valuemask[1];
  264.         ref.writemask[0] = dsa->writemask[0];
  265.         ref.writemask[1] = dsa->writemask[1];
  266.  
  267.         r600_set_stencil_ref(ctx, &ref);
  268. }
  269.  
  270. static void r600_bind_dsa_state(struct pipe_context *ctx, void *state)
  271. {
  272.         struct r600_context *rctx = (struct r600_context *)ctx;
  273.         struct r600_dsa_state *dsa = state;
  274.         struct r600_stencil_ref ref;
  275.  
  276.         if (state == NULL) {
  277.                 r600_set_cso_state_with_cb(&rctx->dsa_state, NULL, NULL);
  278.                 return;
  279.         }
  280.  
  281.         r600_set_cso_state_with_cb(&rctx->dsa_state, dsa, &dsa->buffer);
  282.  
  283.         ref.ref_value[0] = rctx->stencil_ref.pipe_state.ref_value[0];
  284.         ref.ref_value[1] = rctx->stencil_ref.pipe_state.ref_value[1];
  285.         ref.valuemask[0] = dsa->valuemask[0];
  286.         ref.valuemask[1] = dsa->valuemask[1];
  287.         ref.writemask[0] = dsa->writemask[0];
  288.         ref.writemask[1] = dsa->writemask[1];
  289.         if (rctx->zwritemask != dsa->zwritemask) {
  290.                 rctx->zwritemask = dsa->zwritemask;
  291.                 if (rctx->b.chip_class >= EVERGREEN) {
  292.                         /* work around some issue when not writing to zbuffer
  293.                          * we are having lockup on evergreen so do not enable
  294.                          * hyperz when not writing zbuffer
  295.                          */
  296.                         rctx->db_misc_state.atom.dirty = true;
  297.                 }
  298.         }
  299.  
  300.         r600_set_stencil_ref(ctx, &ref);
  301.  
  302.         /* Update alphatest state. */
  303.         if (rctx->alphatest_state.sx_alpha_test_control != dsa->sx_alpha_test_control ||
  304.             rctx->alphatest_state.sx_alpha_ref != dsa->alpha_ref) {
  305.                 rctx->alphatest_state.sx_alpha_test_control = dsa->sx_alpha_test_control;
  306.                 rctx->alphatest_state.sx_alpha_ref = dsa->alpha_ref;
  307.                 rctx->alphatest_state.atom.dirty = true;
  308.         }
  309. }
  310.  
  311. static void r600_bind_rs_state(struct pipe_context *ctx, void *state)
  312. {
  313.         struct r600_rasterizer_state *rs = (struct r600_rasterizer_state *)state;
  314.         struct r600_context *rctx = (struct r600_context *)ctx;
  315.  
  316.         if (state == NULL)
  317.                 return;
  318.  
  319.         rctx->rasterizer = rs;
  320.  
  321.         r600_set_cso_state_with_cb(&rctx->rasterizer_state, rs, &rs->buffer);
  322.  
  323.         if (rs->offset_enable &&
  324.             (rs->offset_units != rctx->poly_offset_state.offset_units ||
  325.              rs->offset_scale != rctx->poly_offset_state.offset_scale)) {
  326.                 rctx->poly_offset_state.offset_units = rs->offset_units;
  327.                 rctx->poly_offset_state.offset_scale = rs->offset_scale;
  328.                 rctx->poly_offset_state.atom.dirty = true;
  329.         }
  330.  
  331.         /* Update clip_misc_state. */
  332.         if (rctx->clip_misc_state.pa_cl_clip_cntl != rs->pa_cl_clip_cntl ||
  333.             rctx->clip_misc_state.clip_plane_enable != rs->clip_plane_enable) {
  334.                 rctx->clip_misc_state.pa_cl_clip_cntl = rs->pa_cl_clip_cntl;
  335.                 rctx->clip_misc_state.clip_plane_enable = rs->clip_plane_enable;
  336.                 rctx->clip_misc_state.atom.dirty = true;
  337.         }
  338.  
  339.         /* Workaround for a missing scissor enable on r600. */
  340.         if (rctx->b.chip_class == R600 &&
  341.             rs->scissor_enable != rctx->scissor[0].enable) {
  342.                 rctx->scissor[0].enable = rs->scissor_enable;
  343.                 rctx->scissor[0].atom.dirty = true;
  344.         }
  345.  
  346.         /* Re-emit PA_SC_LINE_STIPPLE. */
  347.         rctx->last_primitive_type = -1;
  348. }
  349.  
  350. static void r600_delete_rs_state(struct pipe_context *ctx, void *state)
  351. {
  352.         struct r600_rasterizer_state *rs = (struct r600_rasterizer_state *)state;
  353.  
  354.         r600_release_command_buffer(&rs->buffer);
  355.         FREE(rs);
  356. }
  357.  
  358. static void r600_sampler_view_destroy(struct pipe_context *ctx,
  359.                                       struct pipe_sampler_view *state)
  360. {
  361.         struct r600_pipe_sampler_view *view = (struct r600_pipe_sampler_view *)state;
  362.  
  363.         if (view->tex_resource->gpu_address &&
  364.             view->tex_resource->b.b.target == PIPE_BUFFER)
  365.                 LIST_DELINIT(&view->list);
  366.  
  367.         pipe_resource_reference(&state->texture, NULL);
  368.         FREE(view);
  369. }
  370.  
  371. void r600_sampler_states_dirty(struct r600_context *rctx,
  372.                                struct r600_sampler_states *state)
  373. {
  374.         if (state->dirty_mask) {
  375.                 if (state->dirty_mask & state->has_bordercolor_mask) {
  376.                         rctx->b.flags |= R600_CONTEXT_WAIT_3D_IDLE;
  377.                 }
  378.                 state->atom.num_dw =
  379.                         util_bitcount(state->dirty_mask & state->has_bordercolor_mask) * 11 +
  380.                         util_bitcount(state->dirty_mask & ~state->has_bordercolor_mask) * 5;
  381.                 state->atom.dirty = true;
  382.         }
  383. }
  384.  
  385. static void r600_bind_sampler_states(struct pipe_context *pipe,
  386.                                unsigned shader,
  387.                                unsigned start,
  388.                                unsigned count, void **states)
  389. {
  390.         struct r600_context *rctx = (struct r600_context *)pipe;
  391.         struct r600_textures_info *dst = &rctx->samplers[shader];
  392.         struct r600_pipe_sampler_state **rstates = (struct r600_pipe_sampler_state**)states;
  393.         int seamless_cube_map = -1;
  394.         unsigned i;
  395.         /* This sets 1-bit for states with index >= count. */
  396.         uint32_t disable_mask = ~((1ull << count) - 1);
  397.         /* These are the new states set by this function. */
  398.         uint32_t new_mask = 0;
  399.  
  400.         assert(start == 0); /* XXX fix below */
  401.  
  402.         if (shader != PIPE_SHADER_VERTEX &&
  403.             shader != PIPE_SHADER_FRAGMENT) {
  404.                 return;
  405.         }
  406.  
  407.         for (i = 0; i < count; i++) {
  408.                 struct r600_pipe_sampler_state *rstate = rstates[i];
  409.  
  410.                 if (rstate == dst->states.states[i]) {
  411.                         continue;
  412.                 }
  413.  
  414.                 if (rstate) {
  415.                         if (rstate->border_color_use) {
  416.                                 dst->states.has_bordercolor_mask |= 1 << i;
  417.                         } else {
  418.                                 dst->states.has_bordercolor_mask &= ~(1 << i);
  419.                         }
  420.                         seamless_cube_map = rstate->seamless_cube_map;
  421.  
  422.                         new_mask |= 1 << i;
  423.                 } else {
  424.                         disable_mask |= 1 << i;
  425.                 }
  426.         }
  427.  
  428.         memcpy(dst->states.states, rstates, sizeof(void*) * count);
  429.         memset(dst->states.states + count, 0, sizeof(void*) * (NUM_TEX_UNITS - count));
  430.  
  431.         dst->states.enabled_mask &= ~disable_mask;
  432.         dst->states.dirty_mask &= dst->states.enabled_mask;
  433.         dst->states.enabled_mask |= new_mask;
  434.         dst->states.dirty_mask |= new_mask;
  435.         dst->states.has_bordercolor_mask &= dst->states.enabled_mask;
  436.  
  437.         r600_sampler_states_dirty(rctx, &dst->states);
  438.  
  439.         /* Seamless cubemap state. */
  440.         if (rctx->b.chip_class <= R700 &&
  441.             seamless_cube_map != -1 &&
  442.             seamless_cube_map != rctx->seamless_cube_map.enabled) {
  443.                 /* change in TA_CNTL_AUX need a pipeline flush */
  444.                 rctx->b.flags |= R600_CONTEXT_WAIT_3D_IDLE;
  445.                 rctx->seamless_cube_map.enabled = seamless_cube_map;
  446.                 rctx->seamless_cube_map.atom.dirty = true;
  447.         }
  448. }
  449.  
  450. static void r600_delete_sampler_state(struct pipe_context *ctx, void *state)
  451. {
  452.         free(state);
  453. }
  454.  
  455. static void r600_delete_blend_state(struct pipe_context *ctx, void *state)
  456. {
  457.         struct r600_context *rctx = (struct r600_context *)ctx;
  458.         struct r600_blend_state *blend = (struct r600_blend_state*)state;
  459.  
  460.         if (rctx->blend_state.cso == state) {
  461.                 ctx->bind_blend_state(ctx, NULL);
  462.         }
  463.  
  464.         r600_release_command_buffer(&blend->buffer);
  465.         r600_release_command_buffer(&blend->buffer_no_blend);
  466.         FREE(blend);
  467. }
  468.  
  469. static void r600_delete_dsa_state(struct pipe_context *ctx, void *state)
  470. {
  471.         struct r600_context *rctx = (struct r600_context *)ctx;
  472.         struct r600_dsa_state *dsa = (struct r600_dsa_state *)state;
  473.  
  474.         if (rctx->dsa_state.cso == state) {
  475.                 ctx->bind_depth_stencil_alpha_state(ctx, NULL);
  476.         }
  477.  
  478.         r600_release_command_buffer(&dsa->buffer);
  479.         free(dsa);
  480. }
  481.  
  482. static void r600_bind_vertex_elements(struct pipe_context *ctx, void *state)
  483. {
  484.         struct r600_context *rctx = (struct r600_context *)ctx;
  485.  
  486.         r600_set_cso_state(&rctx->vertex_fetch_shader, state);
  487. }
  488.  
  489. static void r600_delete_vertex_elements(struct pipe_context *ctx, void *state)
  490. {
  491.         struct r600_fetch_shader *shader = (struct r600_fetch_shader*)state;
  492.         pipe_resource_reference((struct pipe_resource**)&shader->buffer, NULL);
  493.         FREE(shader);
  494. }
  495.  
  496. static void r600_set_index_buffer(struct pipe_context *ctx,
  497.                            const struct pipe_index_buffer *ib)
  498. {
  499.         struct r600_context *rctx = (struct r600_context *)ctx;
  500.  
  501.         if (ib) {
  502.                 pipe_resource_reference(&rctx->index_buffer.buffer, ib->buffer);
  503.                 memcpy(&rctx->index_buffer, ib, sizeof(*ib));
  504.                 r600_context_add_resource_size(ctx, ib->buffer);
  505.         } else {
  506.                 pipe_resource_reference(&rctx->index_buffer.buffer, NULL);
  507.         }
  508. }
  509.  
  510. void r600_vertex_buffers_dirty(struct r600_context *rctx)
  511. {
  512.         if (rctx->vertex_buffer_state.dirty_mask) {
  513.                 rctx->b.flags |= R600_CONTEXT_INV_VERTEX_CACHE;
  514.                 rctx->vertex_buffer_state.atom.num_dw = (rctx->b.chip_class >= EVERGREEN ? 12 : 11) *
  515.                                                util_bitcount(rctx->vertex_buffer_state.dirty_mask);
  516.                 rctx->vertex_buffer_state.atom.dirty = true;
  517.         }
  518. }
  519.  
  520. static void r600_set_vertex_buffers(struct pipe_context *ctx,
  521.                                     unsigned start_slot, unsigned count,
  522.                                     const struct pipe_vertex_buffer *input)
  523. {
  524.         struct r600_context *rctx = (struct r600_context *)ctx;
  525.         struct r600_vertexbuf_state *state = &rctx->vertex_buffer_state;
  526.         struct pipe_vertex_buffer *vb = state->vb + start_slot;
  527.         unsigned i;
  528.         uint32_t disable_mask = 0;
  529.         /* These are the new buffers set by this function. */
  530.         uint32_t new_buffer_mask = 0;
  531.  
  532.         /* Set vertex buffers. */
  533.         if (input) {
  534.                 for (i = 0; i < count; i++) {
  535.                         if (memcmp(&input[i], &vb[i], sizeof(struct pipe_vertex_buffer))) {
  536.                                 if (input[i].buffer) {
  537.                                         vb[i].stride = input[i].stride;
  538.                                         vb[i].buffer_offset = input[i].buffer_offset;
  539.                                         pipe_resource_reference(&vb[i].buffer, input[i].buffer);
  540.                                         new_buffer_mask |= 1 << i;
  541.                                         r600_context_add_resource_size(ctx, input[i].buffer);
  542.                                 } else {
  543.                                         pipe_resource_reference(&vb[i].buffer, NULL);
  544.                                         disable_mask |= 1 << i;
  545.                                 }
  546.                         }
  547.                 }
  548.         } else {
  549.                 for (i = 0; i < count; i++) {
  550.                         pipe_resource_reference(&vb[i].buffer, NULL);
  551.                 }
  552.                 disable_mask = ((1ull << count) - 1);
  553.         }
  554.  
  555.         disable_mask <<= start_slot;
  556.         new_buffer_mask <<= start_slot;
  557.  
  558.         rctx->vertex_buffer_state.enabled_mask &= ~disable_mask;
  559.         rctx->vertex_buffer_state.dirty_mask &= rctx->vertex_buffer_state.enabled_mask;
  560.         rctx->vertex_buffer_state.enabled_mask |= new_buffer_mask;
  561.         rctx->vertex_buffer_state.dirty_mask |= new_buffer_mask;
  562.  
  563.         r600_vertex_buffers_dirty(rctx);
  564. }
  565.  
  566. void r600_sampler_views_dirty(struct r600_context *rctx,
  567.                               struct r600_samplerview_state *state)
  568. {
  569.         if (state->dirty_mask) {
  570.                 rctx->b.flags |= R600_CONTEXT_INV_TEX_CACHE;
  571.                 state->atom.num_dw = (rctx->b.chip_class >= EVERGREEN ? 14 : 13) *
  572.                                      util_bitcount(state->dirty_mask);
  573.                 state->atom.dirty = true;
  574.         }
  575. }
  576.  
  577. static void r600_set_sampler_views(struct pipe_context *pipe, unsigned shader,
  578.                                    unsigned start, unsigned count,
  579.                                    struct pipe_sampler_view **views)
  580. {
  581.         struct r600_context *rctx = (struct r600_context *) pipe;
  582.         struct r600_textures_info *dst = &rctx->samplers[shader];
  583.         struct r600_pipe_sampler_view **rviews = (struct r600_pipe_sampler_view **)views;
  584.         uint32_t dirty_sampler_states_mask = 0;
  585.         unsigned i;
  586.         /* This sets 1-bit for textures with index >= count. */
  587.         uint32_t disable_mask = ~((1ull << count) - 1);
  588.         /* These are the new textures set by this function. */
  589.         uint32_t new_mask = 0;
  590.  
  591.         /* Set textures with index >= count to NULL. */
  592.         uint32_t remaining_mask;
  593.  
  594.         assert(start == 0); /* XXX fix below */
  595.  
  596.         if (shader == PIPE_SHADER_COMPUTE) {
  597.                 evergreen_set_cs_sampler_view(pipe, start, count, views);
  598.                 return;
  599.         }
  600.  
  601.         remaining_mask = dst->views.enabled_mask & disable_mask;
  602.  
  603.         while (remaining_mask) {
  604.                 i = u_bit_scan(&remaining_mask);
  605.                 assert(dst->views.views[i]);
  606.  
  607.                 pipe_sampler_view_reference((struct pipe_sampler_view **)&dst->views.views[i], NULL);
  608.         }
  609.  
  610.         for (i = 0; i < count; i++) {
  611.                 if (rviews[i] == dst->views.views[i]) {
  612.                         continue;
  613.                 }
  614.  
  615.                 if (rviews[i]) {
  616.                         struct r600_texture *rtex =
  617.                                 (struct r600_texture*)rviews[i]->base.texture;
  618.  
  619.                         if (rviews[i]->base.texture->target != PIPE_BUFFER) {
  620.                                 if (rtex->is_depth && !rtex->is_flushing_texture) {
  621.                                         dst->views.compressed_depthtex_mask |= 1 << i;
  622.                                 } else {
  623.                                         dst->views.compressed_depthtex_mask &= ~(1 << i);
  624.                                 }
  625.  
  626.                                 /* Track compressed colorbuffers. */
  627.                                 if (rtex->cmask.size) {
  628.                                         dst->views.compressed_colortex_mask |= 1 << i;
  629.                                 } else {
  630.                                         dst->views.compressed_colortex_mask &= ~(1 << i);
  631.                                 }
  632.                         }
  633.                         /* Changing from array to non-arrays textures and vice versa requires
  634.                          * updating TEX_ARRAY_OVERRIDE in sampler states on R6xx-R7xx. */
  635.                         if (rctx->b.chip_class <= R700 &&
  636.                             (dst->states.enabled_mask & (1 << i)) &&
  637.                             (rviews[i]->base.texture->target == PIPE_TEXTURE_1D_ARRAY ||
  638.                              rviews[i]->base.texture->target == PIPE_TEXTURE_2D_ARRAY) != dst->is_array_sampler[i]) {
  639.                                 dirty_sampler_states_mask |= 1 << i;
  640.                         }
  641.  
  642.                         pipe_sampler_view_reference((struct pipe_sampler_view **)&dst->views.views[i], views[i]);
  643.                         new_mask |= 1 << i;
  644.                         r600_context_add_resource_size(pipe, views[i]->texture);
  645.                 } else {
  646.                         pipe_sampler_view_reference((struct pipe_sampler_view **)&dst->views.views[i], NULL);
  647.                         disable_mask |= 1 << i;
  648.                 }
  649.         }
  650.  
  651.         dst->views.enabled_mask &= ~disable_mask;
  652.         dst->views.dirty_mask &= dst->views.enabled_mask;
  653.         dst->views.enabled_mask |= new_mask;
  654.         dst->views.dirty_mask |= new_mask;
  655.         dst->views.compressed_depthtex_mask &= dst->views.enabled_mask;
  656.         dst->views.compressed_colortex_mask &= dst->views.enabled_mask;
  657.         dst->views.dirty_buffer_constants = TRUE;
  658.         r600_sampler_views_dirty(rctx, &dst->views);
  659.  
  660.         if (dirty_sampler_states_mask) {
  661.                 dst->states.dirty_mask |= dirty_sampler_states_mask;
  662.                 r600_sampler_states_dirty(rctx, &dst->states);
  663.         }
  664. }
  665.  
  666. static void r600_set_viewport_states(struct pipe_context *ctx,
  667.                                      unsigned start_slot,
  668.                                      unsigned num_viewports,
  669.                                      const struct pipe_viewport_state *state)
  670. {
  671.         struct r600_context *rctx = (struct r600_context *)ctx;
  672.         int i;
  673.  
  674.         for (i = start_slot; i < start_slot + num_viewports; i++) {
  675.                 rctx->viewport[i].state = state[i - start_slot];
  676.                 rctx->viewport[i].atom.dirty = true;
  677.         }
  678. }
  679.  
  680. void r600_emit_viewport_state(struct r600_context *rctx, struct r600_atom *atom)
  681. {
  682.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  683.         struct r600_viewport_state *rstate = (struct r600_viewport_state *)atom;
  684.         struct pipe_viewport_state *state = &rstate->state;
  685.         int offset = rstate->idx * 6 * 4;
  686.  
  687.         r600_write_context_reg_seq(cs, R_02843C_PA_CL_VPORT_XSCALE_0 + offset, 6);
  688.         radeon_emit(cs, fui(state->scale[0]));     /* R_02843C_PA_CL_VPORT_XSCALE_0  */
  689.         radeon_emit(cs, fui(state->translate[0])); /* R_028440_PA_CL_VPORT_XOFFSET_0 */
  690.         radeon_emit(cs, fui(state->scale[1]));     /* R_028444_PA_CL_VPORT_YSCALE_0  */
  691.         radeon_emit(cs, fui(state->translate[1])); /* R_028448_PA_CL_VPORT_YOFFSET_0 */
  692.         radeon_emit(cs, fui(state->scale[2]));     /* R_02844C_PA_CL_VPORT_ZSCALE_0  */
  693.         radeon_emit(cs, fui(state->translate[2])); /* R_028450_PA_CL_VPORT_ZOFFSET_0 */
  694. }
  695.  
  696. /* Compute the key for the hw shader variant */
  697. static INLINE struct r600_shader_key r600_shader_selector_key(struct pipe_context * ctx,
  698.                 struct r600_pipe_shader_selector * sel)
  699. {
  700.         struct r600_context *rctx = (struct r600_context *)ctx;
  701.         struct r600_shader_key key;
  702.         memset(&key, 0, sizeof(key));
  703.  
  704.         if (sel->type == PIPE_SHADER_FRAGMENT) {
  705.                 key.color_two_side = rctx->rasterizer && rctx->rasterizer->two_side;
  706.                 key.alpha_to_one = rctx->alpha_to_one &&
  707.                                    rctx->rasterizer && rctx->rasterizer->multisample_enable &&
  708.                                    !rctx->framebuffer.cb0_is_integer;
  709.                 key.nr_cbufs = rctx->framebuffer.state.nr_cbufs;
  710.                 /* Dual-source blending only makes sense with nr_cbufs == 1. */
  711.                 if (key.nr_cbufs == 1 && rctx->dual_src_blend)
  712.                         key.nr_cbufs = 2;
  713.         } else if (sel->type == PIPE_SHADER_VERTEX) {
  714.                 key.vs_as_es = (rctx->gs_shader != NULL);
  715.                 if (rctx->ps_shader->current->shader.gs_prim_id_input && !rctx->gs_shader) {
  716.                         key.vs_as_gs_a = true;
  717.                         key.vs_prim_id_out = rctx->ps_shader->current->shader.input[rctx->ps_shader->current->shader.ps_prim_id_input].spi_sid;
  718.                 }
  719.         }
  720.         return key;
  721. }
  722.  
  723. /* Select the hw shader variant depending on the current state.
  724.  * (*dirty) is set to 1 if current variant was changed */
  725. static int r600_shader_select(struct pipe_context *ctx,
  726.         struct r600_pipe_shader_selector* sel,
  727.         bool *dirty)
  728. {
  729.         struct r600_shader_key key;
  730.         struct r600_pipe_shader * shader = NULL;
  731.         int r;
  732.  
  733.         memset(&key, 0, sizeof(key));
  734.         key = r600_shader_selector_key(ctx, sel);
  735.  
  736.         /* Check if we don't need to change anything.
  737.          * This path is also used for most shaders that don't need multiple
  738.          * variants, it will cost just a computation of the key and this
  739.          * test. */
  740.         if (likely(sel->current && memcmp(&sel->current->key, &key, sizeof(key)) == 0)) {
  741.                 return 0;
  742.         }
  743.  
  744.         /* lookup if we have other variants in the list */
  745.         if (sel->num_shaders > 1) {
  746.                 struct r600_pipe_shader *p = sel->current, *c = p->next_variant;
  747.  
  748.                 while (c && memcmp(&c->key, &key, sizeof(key)) != 0) {
  749.                         p = c;
  750.                         c = c->next_variant;
  751.                 }
  752.  
  753.                 if (c) {
  754.                         p->next_variant = c->next_variant;
  755.                         shader = c;
  756.                 }
  757.         }
  758.  
  759.         if (unlikely(!shader)) {
  760.                 shader = CALLOC(1, sizeof(struct r600_pipe_shader));
  761.                 shader->selector = sel;
  762.  
  763.                 r = r600_pipe_shader_create(ctx, shader, key);
  764.                 if (unlikely(r)) {
  765.                         R600_ERR("Failed to build shader variant (type=%u) %d\n",
  766.                                  sel->type, r);
  767.                         sel->current = NULL;
  768.                         FREE(shader);
  769.                         return r;
  770.                 }
  771.  
  772.                 /* We don't know the value of nr_ps_max_color_exports until we built
  773.                  * at least one variant, so we may need to recompute the key after
  774.                  * building first variant. */
  775.                 if (sel->type == PIPE_SHADER_FRAGMENT &&
  776.                                 sel->num_shaders == 0) {
  777.                         sel->nr_ps_max_color_exports = shader->shader.nr_ps_max_color_exports;
  778.                         key = r600_shader_selector_key(ctx, sel);
  779.                 }
  780.  
  781.                 memcpy(&shader->key, &key, sizeof(key));
  782.                 sel->num_shaders++;
  783.         }
  784.  
  785.         if (dirty)
  786.                 *dirty = true;
  787.  
  788.         shader->next_variant = sel->current;
  789.         sel->current = shader;
  790.  
  791.         return 0;
  792. }
  793.  
  794. static void *r600_create_shader_state(struct pipe_context *ctx,
  795.                                const struct pipe_shader_state *state,
  796.                                unsigned pipe_shader_type)
  797. {
  798.         struct r600_pipe_shader_selector *sel = CALLOC_STRUCT(r600_pipe_shader_selector);
  799.  
  800.         sel->type = pipe_shader_type;
  801.         sel->tokens = tgsi_dup_tokens(state->tokens);
  802.         sel->so = state->stream_output;
  803.         return sel;
  804. }
  805.  
  806. static void *r600_create_ps_state(struct pipe_context *ctx,
  807.                                          const struct pipe_shader_state *state)
  808. {
  809.         return r600_create_shader_state(ctx, state, PIPE_SHADER_FRAGMENT);
  810. }
  811.  
  812. static void *r600_create_vs_state(struct pipe_context *ctx,
  813.                                          const struct pipe_shader_state *state)
  814. {
  815.         return r600_create_shader_state(ctx, state, PIPE_SHADER_VERTEX);
  816. }
  817.  
  818. static void *r600_create_gs_state(struct pipe_context *ctx,
  819.                                          const struct pipe_shader_state *state)
  820. {
  821.         return r600_create_shader_state(ctx, state, PIPE_SHADER_GEOMETRY);
  822. }
  823.  
  824. static void r600_bind_ps_state(struct pipe_context *ctx, void *state)
  825. {
  826.         struct r600_context *rctx = (struct r600_context *)ctx;
  827.  
  828.         if (!state)
  829.                 state = rctx->dummy_pixel_shader;
  830.  
  831.         rctx->ps_shader = (struct r600_pipe_shader_selector *)state;
  832. }
  833.  
  834. static void r600_bind_vs_state(struct pipe_context *ctx, void *state)
  835. {
  836.         struct r600_context *rctx = (struct r600_context *)ctx;
  837.  
  838.         if (!state)
  839.                 return;
  840.  
  841.         rctx->vs_shader = (struct r600_pipe_shader_selector *)state;
  842.         rctx->b.streamout.stride_in_dw = rctx->vs_shader->so.stride;
  843. }
  844.  
  845. static void r600_bind_gs_state(struct pipe_context *ctx, void *state)
  846. {
  847.         struct r600_context *rctx = (struct r600_context *)ctx;
  848.  
  849.         rctx->gs_shader = (struct r600_pipe_shader_selector *)state;
  850.  
  851.         if (!state)
  852.                 return;
  853.         rctx->b.streamout.stride_in_dw = rctx->gs_shader->so.stride;
  854. }
  855.  
  856. static void r600_delete_shader_selector(struct pipe_context *ctx,
  857.                 struct r600_pipe_shader_selector *sel)
  858. {
  859.         struct r600_pipe_shader *p = sel->current, *c;
  860.         while (p) {
  861.                 c = p->next_variant;
  862.                 r600_pipe_shader_destroy(ctx, p);
  863.                 free(p);
  864.                 p = c;
  865.         }
  866.  
  867.         free(sel->tokens);
  868.         free(sel);
  869. }
  870.  
  871.  
  872. static void r600_delete_ps_state(struct pipe_context *ctx, void *state)
  873. {
  874.         struct r600_context *rctx = (struct r600_context *)ctx;
  875.         struct r600_pipe_shader_selector *sel = (struct r600_pipe_shader_selector *)state;
  876.  
  877.         if (rctx->ps_shader == sel) {
  878.                 rctx->ps_shader = NULL;
  879.         }
  880.  
  881.         r600_delete_shader_selector(ctx, sel);
  882. }
  883.  
  884. static void r600_delete_vs_state(struct pipe_context *ctx, void *state)
  885. {
  886.         struct r600_context *rctx = (struct r600_context *)ctx;
  887.         struct r600_pipe_shader_selector *sel = (struct r600_pipe_shader_selector *)state;
  888.  
  889.         if (rctx->vs_shader == sel) {
  890.                 rctx->vs_shader = NULL;
  891.         }
  892.  
  893.         r600_delete_shader_selector(ctx, sel);
  894. }
  895.  
  896.  
  897. static void r600_delete_gs_state(struct pipe_context *ctx, void *state)
  898. {
  899.         struct r600_context *rctx = (struct r600_context *)ctx;
  900.         struct r600_pipe_shader_selector *sel = (struct r600_pipe_shader_selector *)state;
  901.  
  902.         if (rctx->gs_shader == sel) {
  903.                 rctx->gs_shader = NULL;
  904.         }
  905.  
  906.         r600_delete_shader_selector(ctx, sel);
  907. }
  908.  
  909.  
  910. void r600_constant_buffers_dirty(struct r600_context *rctx, struct r600_constbuf_state *state)
  911. {
  912.         if (state->dirty_mask) {
  913.                 rctx->b.flags |= R600_CONTEXT_INV_CONST_CACHE;
  914.                 state->atom.num_dw = rctx->b.chip_class >= EVERGREEN ? util_bitcount(state->dirty_mask)*20
  915.                                                                    : util_bitcount(state->dirty_mask)*19;
  916.                 state->atom.dirty = true;
  917.         }
  918. }
  919.  
  920. static void r600_set_constant_buffer(struct pipe_context *ctx, uint shader, uint index,
  921.                                      struct pipe_constant_buffer *input)
  922. {
  923.         struct r600_context *rctx = (struct r600_context *)ctx;
  924.         struct r600_constbuf_state *state = &rctx->constbuf_state[shader];
  925.         struct pipe_constant_buffer *cb;
  926.         const uint8_t *ptr;
  927.  
  928.         /* Note that the state tracker can unbind constant buffers by
  929.          * passing NULL here.
  930.          */
  931.         if (unlikely(!input || (!input->buffer && !input->user_buffer))) {
  932.                 state->enabled_mask &= ~(1 << index);
  933.                 state->dirty_mask &= ~(1 << index);
  934.                 pipe_resource_reference(&state->cb[index].buffer, NULL);
  935.                 return;
  936.         }
  937.  
  938.         cb = &state->cb[index];
  939.         cb->buffer_size = input->buffer_size;
  940.  
  941.         ptr = input->user_buffer;
  942.  
  943.         if (ptr) {
  944.                 /* Upload the user buffer. */
  945.                 if (R600_BIG_ENDIAN) {
  946.                         uint32_t *tmpPtr;
  947.                         unsigned i, size = input->buffer_size;
  948.  
  949.                         if (!(tmpPtr = malloc(size))) {
  950.                                 R600_ERR("Failed to allocate BE swap buffer.\n");
  951.                                 return;
  952.                         }
  953.  
  954.                         for (i = 0; i < size / 4; ++i) {
  955.                                 tmpPtr[i] = util_cpu_to_le32(((uint32_t *)ptr)[i]);
  956.                         }
  957.  
  958.                         u_upload_data(rctx->b.uploader, 0, size, tmpPtr, &cb->buffer_offset, &cb->buffer);
  959.                         free(tmpPtr);
  960.                 } else {
  961.                         u_upload_data(rctx->b.uploader, 0, input->buffer_size, ptr, &cb->buffer_offset, &cb->buffer);
  962.                 }
  963.                 /* account it in gtt */
  964.                 rctx->b.gtt += input->buffer_size;
  965.         } else {
  966.                 /* Setup the hw buffer. */
  967.                 cb->buffer_offset = input->buffer_offset;
  968.                 pipe_resource_reference(&cb->buffer, input->buffer);
  969.                 r600_context_add_resource_size(ctx, input->buffer);
  970.         }
  971.  
  972.         state->enabled_mask |= 1 << index;
  973.         state->dirty_mask |= 1 << index;
  974.         r600_constant_buffers_dirty(rctx, state);
  975. }
  976.  
  977. static void r600_set_sample_mask(struct pipe_context *pipe, unsigned sample_mask)
  978. {
  979.         struct r600_context *rctx = (struct r600_context*)pipe;
  980.  
  981.         if (rctx->sample_mask.sample_mask == (uint16_t)sample_mask)
  982.                 return;
  983.  
  984.         rctx->sample_mask.sample_mask = sample_mask;
  985.         rctx->sample_mask.atom.dirty = true;
  986. }
  987.  
  988. /*
  989.  * On r600/700 hw we don't have vertex fetch swizzle, though TBO
  990.  * doesn't require full swizzles it does need masking and setting alpha
  991.  * to one, so we setup a set of 5 constants with the masks + alpha value
  992.  * then in the shader, we AND the 4 components with 0xffffffff or 0,
  993.  * then OR the alpha with the value given here.
  994.  * We use a 6th constant to store the txq buffer size in
  995.  * we use 7th slot for number of cube layers in a cube map array.
  996.  */
  997. static void r600_setup_buffer_constants(struct r600_context *rctx, int shader_type)
  998. {
  999.         struct r600_textures_info *samplers = &rctx->samplers[shader_type];
  1000.         int bits;
  1001.         uint32_t array_size;
  1002.         struct pipe_constant_buffer cb;
  1003.         int i, j;
  1004.  
  1005.         if (!samplers->views.dirty_buffer_constants)
  1006.                 return;
  1007.  
  1008.         samplers->views.dirty_buffer_constants = FALSE;
  1009.  
  1010.         bits = util_last_bit(samplers->views.enabled_mask);
  1011.         array_size = bits * 8 * sizeof(uint32_t) * 4;
  1012.         samplers->buffer_constants = realloc(samplers->buffer_constants, array_size);
  1013.         memset(samplers->buffer_constants, 0, array_size);
  1014.         for (i = 0; i < bits; i++) {
  1015.                 if (samplers->views.enabled_mask & (1 << i)) {
  1016.                         int offset = i * 8;
  1017.                         const struct util_format_description *desc;
  1018.                         desc = util_format_description(samplers->views.views[i]->base.format);
  1019.  
  1020.                         for (j = 0; j < 4; j++)
  1021.                                 if (j < desc->nr_channels)
  1022.                                         samplers->buffer_constants[offset+j] = 0xffffffff;
  1023.                                 else
  1024.                                         samplers->buffer_constants[offset+j] = 0x0;
  1025.                         if (desc->nr_channels < 4) {
  1026.                                 if (desc->channel[0].pure_integer)
  1027.                                         samplers->buffer_constants[offset+4] = 1;
  1028.                                 else
  1029.                                         samplers->buffer_constants[offset+4] = fui(1.0);
  1030.                         } else
  1031.                                 samplers->buffer_constants[offset + 4] = 0;
  1032.  
  1033.                         samplers->buffer_constants[offset + 5] = samplers->views.views[i]->base.texture->width0 / util_format_get_blocksize(samplers->views.views[i]->base.format);
  1034.                         samplers->buffer_constants[offset + 6] = samplers->views.views[i]->base.texture->array_size / 6;
  1035.                 }
  1036.         }
  1037.  
  1038.         cb.buffer = NULL;
  1039.         cb.user_buffer = samplers->buffer_constants;
  1040.         cb.buffer_offset = 0;
  1041.         cb.buffer_size = array_size;
  1042.         rctx->b.b.set_constant_buffer(&rctx->b.b, shader_type, R600_BUFFER_INFO_CONST_BUFFER, &cb);
  1043.         pipe_resource_reference(&cb.buffer, NULL);
  1044. }
  1045.  
  1046. /* On evergreen we store two values
  1047.  * 1. buffer size for TXQ
  1048.  * 2. number of cube layers in a cube map array.
  1049.  */
  1050. static void eg_setup_buffer_constants(struct r600_context *rctx, int shader_type)
  1051. {
  1052.         struct r600_textures_info *samplers = &rctx->samplers[shader_type];
  1053.         int bits;
  1054.         uint32_t array_size;
  1055.         struct pipe_constant_buffer cb;
  1056.         int i;
  1057.  
  1058.         if (!samplers->views.dirty_buffer_constants)
  1059.                 return;
  1060.  
  1061.         samplers->views.dirty_buffer_constants = FALSE;
  1062.  
  1063.         bits = util_last_bit(samplers->views.enabled_mask);
  1064.         array_size = bits * 2 * sizeof(uint32_t) * 4;
  1065.         samplers->buffer_constants = realloc(samplers->buffer_constants, array_size);
  1066.         memset(samplers->buffer_constants, 0, array_size);
  1067.         for (i = 0; i < bits; i++) {
  1068.                 if (samplers->views.enabled_mask & (1 << i)) {
  1069.                         uint32_t offset = i * 2;
  1070.                         samplers->buffer_constants[offset] = samplers->views.views[i]->base.texture->width0 / util_format_get_blocksize(samplers->views.views[i]->base.format);
  1071.                         samplers->buffer_constants[offset + 1] = samplers->views.views[i]->base.texture->array_size / 6;
  1072.                 }
  1073.         }
  1074.  
  1075.         cb.buffer = NULL;
  1076.         cb.user_buffer = samplers->buffer_constants;
  1077.         cb.buffer_offset = 0;
  1078.         cb.buffer_size = array_size;
  1079.         rctx->b.b.set_constant_buffer(&rctx->b.b, shader_type, R600_BUFFER_INFO_CONST_BUFFER, &cb);
  1080.         pipe_resource_reference(&cb.buffer, NULL);
  1081. }
  1082.  
  1083. /* set sample xy locations as array of fragment shader constants */
  1084. void r600_set_sample_locations_constant_buffer(struct r600_context *rctx)
  1085. {
  1086.         struct pipe_constant_buffer constbuf = {0};
  1087.         float values[4*16] = {0.0f};
  1088.         int i;
  1089.         struct pipe_context *ctx = &rctx->b.b;
  1090.  
  1091.         assert(rctx->framebuffer.nr_samples <= Elements(values)/4);
  1092.         for (i = 0; i < rctx->framebuffer.nr_samples; i++) {
  1093.                 ctx->get_sample_position(ctx, rctx->framebuffer.nr_samples, i, &values[4*i]);
  1094.                 /* Also fill in center-zeroed positions used for interpolateAtSample */
  1095.                 values[4*i + 2] = values[4*i + 0] - 0.5f;
  1096.                 values[4*i + 3] = values[4*i + 1] - 0.5f;
  1097.         }
  1098.  
  1099.         constbuf.user_buffer = values;
  1100.         constbuf.buffer_size = rctx->framebuffer.nr_samples * 4 * 4;
  1101.         ctx->set_constant_buffer(ctx, PIPE_SHADER_FRAGMENT,
  1102.                 R600_SAMPLE_POSITIONS_CONST_BUFFER, &constbuf);
  1103.         pipe_resource_reference(&constbuf.buffer, NULL);
  1104. }
  1105.  
  1106. static void update_shader_atom(struct pipe_context *ctx,
  1107.                                struct r600_shader_state *state,
  1108.                                struct r600_pipe_shader *shader)
  1109. {
  1110.         state->shader = shader;
  1111.         if (shader) {
  1112.                 state->atom.num_dw = shader->command_buffer.num_dw;
  1113.                 state->atom.dirty = true;
  1114.                 r600_context_add_resource_size(ctx, (struct pipe_resource *)shader->bo);
  1115.         } else {
  1116.                 state->atom.num_dw = 0;
  1117.                 state->atom.dirty = false;
  1118.         }
  1119. }
  1120.  
  1121. static void update_gs_block_state(struct r600_context *rctx, unsigned enable)
  1122. {
  1123.         if (rctx->shader_stages.geom_enable != enable) {
  1124.                 rctx->shader_stages.geom_enable = enable;
  1125.                 rctx->shader_stages.atom.dirty = true;
  1126.         }
  1127.  
  1128.         if (rctx->gs_rings.enable != enable) {
  1129.                 rctx->gs_rings.enable = enable;
  1130.                 rctx->gs_rings.atom.dirty = true;
  1131.  
  1132.                 if (enable && !rctx->gs_rings.esgs_ring.buffer) {
  1133.                         unsigned size = 0x1C000;
  1134.                         rctx->gs_rings.esgs_ring.buffer =
  1135.                                         pipe_buffer_create(rctx->b.b.screen, PIPE_BIND_CUSTOM,
  1136.                                                         PIPE_USAGE_DEFAULT, size);
  1137.                         rctx->gs_rings.esgs_ring.buffer_size = size;
  1138.  
  1139.                         size = 0x4000000;
  1140.  
  1141.                         rctx->gs_rings.gsvs_ring.buffer =
  1142.                                         pipe_buffer_create(rctx->b.b.screen, PIPE_BIND_CUSTOM,
  1143.                                                         PIPE_USAGE_DEFAULT, size);
  1144.                         rctx->gs_rings.gsvs_ring.buffer_size = size;
  1145.                 }
  1146.  
  1147.                 if (enable) {
  1148.                         r600_set_constant_buffer(&rctx->b.b, PIPE_SHADER_GEOMETRY,
  1149.                                         R600_GS_RING_CONST_BUFFER, &rctx->gs_rings.esgs_ring);
  1150.                         r600_set_constant_buffer(&rctx->b.b, PIPE_SHADER_VERTEX,
  1151.                                         R600_GS_RING_CONST_BUFFER, &rctx->gs_rings.gsvs_ring);
  1152.                 } else {
  1153.                         r600_set_constant_buffer(&rctx->b.b, PIPE_SHADER_GEOMETRY,
  1154.                                         R600_GS_RING_CONST_BUFFER, NULL);
  1155.                         r600_set_constant_buffer(&rctx->b.b, PIPE_SHADER_VERTEX,
  1156.                                         R600_GS_RING_CONST_BUFFER, NULL);
  1157.                 }
  1158.         }
  1159. }
  1160.  
  1161. static bool r600_update_derived_state(struct r600_context *rctx)
  1162. {
  1163.         struct pipe_context * ctx = (struct pipe_context*)rctx;
  1164.         bool ps_dirty = false, vs_dirty = false, gs_dirty = false;
  1165.         bool blend_disable;
  1166.         bool need_buf_const;
  1167.         if (!rctx->blitter->running) {
  1168.                 unsigned i;
  1169.  
  1170.                 /* Decompress textures if needed. */
  1171.                 for (i = 0; i < PIPE_SHADER_TYPES; i++) {
  1172.                         struct r600_samplerview_state *views = &rctx->samplers[i].views;
  1173.                         if (views->compressed_depthtex_mask) {
  1174.                                 r600_decompress_depth_textures(rctx, views);
  1175.                         }
  1176.                         if (views->compressed_colortex_mask) {
  1177.                                 r600_decompress_color_textures(rctx, views);
  1178.                         }
  1179.                 }
  1180.         }
  1181.  
  1182.         r600_shader_select(ctx, rctx->ps_shader, &ps_dirty);
  1183.         if (unlikely(!rctx->ps_shader->current))
  1184.                 return false;
  1185.  
  1186.         update_gs_block_state(rctx, rctx->gs_shader != NULL);
  1187.  
  1188.         if (rctx->gs_shader) {
  1189.                 r600_shader_select(ctx, rctx->gs_shader, &gs_dirty);
  1190.                 if (unlikely(!rctx->gs_shader->current))
  1191.                         return false;
  1192.  
  1193.                 if (!rctx->shader_stages.geom_enable) {
  1194.                         rctx->shader_stages.geom_enable = true;
  1195.                         rctx->shader_stages.atom.dirty = true;
  1196.                 }
  1197.  
  1198.                 /* gs_shader provides GS and VS (copy shader) */
  1199.                 if (unlikely(rctx->geometry_shader.shader != rctx->gs_shader->current)) {
  1200.                         update_shader_atom(ctx, &rctx->geometry_shader, rctx->gs_shader->current);
  1201.                         update_shader_atom(ctx, &rctx->vertex_shader, rctx->gs_shader->current->gs_copy_shader);
  1202.                         /* Update clip misc state. */
  1203.                         if (rctx->gs_shader->current->gs_copy_shader->pa_cl_vs_out_cntl != rctx->clip_misc_state.pa_cl_vs_out_cntl ||
  1204.                                         rctx->gs_shader->current->gs_copy_shader->shader.clip_dist_write != rctx->clip_misc_state.clip_dist_write ||
  1205.                                         rctx->clip_misc_state.clip_disable != rctx->gs_shader->current->shader.vs_position_window_space) {
  1206.                                 rctx->clip_misc_state.pa_cl_vs_out_cntl = rctx->gs_shader->current->gs_copy_shader->pa_cl_vs_out_cntl;
  1207.                                 rctx->clip_misc_state.clip_dist_write = rctx->gs_shader->current->gs_copy_shader->shader.clip_dist_write;
  1208.                                 rctx->clip_misc_state.clip_disable = rctx->gs_shader->current->shader.vs_position_window_space;
  1209.                                 rctx->clip_misc_state.atom.dirty = true;
  1210.                         }
  1211.                 }
  1212.  
  1213.                 r600_shader_select(ctx, rctx->vs_shader, &vs_dirty);
  1214.                 if (unlikely(!rctx->vs_shader->current))
  1215.                         return false;
  1216.  
  1217.                 /* vs_shader is used as ES */
  1218.                 if (unlikely(vs_dirty || rctx->export_shader.shader != rctx->vs_shader->current)) {
  1219.                         update_shader_atom(ctx, &rctx->export_shader, rctx->vs_shader->current);
  1220.                 }
  1221.         } else {
  1222.                 if (unlikely(rctx->geometry_shader.shader)) {
  1223.                         update_shader_atom(ctx, &rctx->geometry_shader, NULL);
  1224.                         update_shader_atom(ctx, &rctx->export_shader, NULL);
  1225.                         rctx->shader_stages.geom_enable = false;
  1226.                         rctx->shader_stages.atom.dirty = true;
  1227.                 }
  1228.  
  1229.                 r600_shader_select(ctx, rctx->vs_shader, &vs_dirty);
  1230.                 if (unlikely(!rctx->vs_shader->current))
  1231.                         return false;
  1232.  
  1233.                 if (unlikely(vs_dirty || rctx->vertex_shader.shader != rctx->vs_shader->current)) {
  1234.                         update_shader_atom(ctx, &rctx->vertex_shader, rctx->vs_shader->current);
  1235.  
  1236.                         /* Update clip misc state. */
  1237.                         if (rctx->vs_shader->current->pa_cl_vs_out_cntl != rctx->clip_misc_state.pa_cl_vs_out_cntl ||
  1238.                                         rctx->vs_shader->current->shader.clip_dist_write != rctx->clip_misc_state.clip_dist_write ||
  1239.                                         rctx->clip_misc_state.clip_disable != rctx->vs_shader->current->shader.vs_position_window_space) {
  1240.                                 rctx->clip_misc_state.pa_cl_vs_out_cntl = rctx->vs_shader->current->pa_cl_vs_out_cntl;
  1241.                                 rctx->clip_misc_state.clip_dist_write = rctx->vs_shader->current->shader.clip_dist_write;
  1242.                                 rctx->clip_misc_state.clip_disable = rctx->vs_shader->current->shader.vs_position_window_space;
  1243.                                 rctx->clip_misc_state.atom.dirty = true;
  1244.                         }
  1245.                 }
  1246.         }
  1247.  
  1248.  
  1249.         if (unlikely(ps_dirty || rctx->pixel_shader.shader != rctx->ps_shader->current ||
  1250.                 rctx->rasterizer->sprite_coord_enable != rctx->ps_shader->current->sprite_coord_enable ||
  1251.                 rctx->rasterizer->flatshade != rctx->ps_shader->current->flatshade)) {
  1252.  
  1253.                 if (rctx->cb_misc_state.nr_ps_color_outputs != rctx->ps_shader->current->nr_ps_color_outputs) {
  1254.                         rctx->cb_misc_state.nr_ps_color_outputs = rctx->ps_shader->current->nr_ps_color_outputs;
  1255.                         rctx->cb_misc_state.atom.dirty = true;
  1256.                 }
  1257.  
  1258.                 if (rctx->b.chip_class <= R700) {
  1259.                         bool multiwrite = rctx->ps_shader->current->shader.fs_write_all;
  1260.  
  1261.                         if (rctx->cb_misc_state.multiwrite != multiwrite) {
  1262.                                 rctx->cb_misc_state.multiwrite = multiwrite;
  1263.                                 rctx->cb_misc_state.atom.dirty = true;
  1264.                         }
  1265.                 }
  1266.  
  1267.                 if (unlikely(!ps_dirty && rctx->ps_shader && rctx->rasterizer &&
  1268.                                 ((rctx->rasterizer->sprite_coord_enable != rctx->ps_shader->current->sprite_coord_enable) ||
  1269.                                                 (rctx->rasterizer->flatshade != rctx->ps_shader->current->flatshade)))) {
  1270.  
  1271.                         if (rctx->b.chip_class >= EVERGREEN)
  1272.                                 evergreen_update_ps_state(ctx, rctx->ps_shader->current);
  1273.                         else
  1274.                                 r600_update_ps_state(ctx, rctx->ps_shader->current);
  1275.                 }
  1276.  
  1277.                 rctx->shader_stages.atom.dirty = true;
  1278.                 update_shader_atom(ctx, &rctx->pixel_shader, rctx->ps_shader->current);
  1279.         }
  1280.  
  1281.         if (rctx->b.chip_class >= EVERGREEN) {
  1282.                 evergreen_update_db_shader_control(rctx);
  1283.         } else {
  1284.                 r600_update_db_shader_control(rctx);
  1285.         }
  1286.  
  1287.         /* on R600 we stuff masks + txq info into one constant buffer */
  1288.         /* on evergreen we only need a txq info one */
  1289.         if (rctx->ps_shader) {
  1290.                 need_buf_const = rctx->ps_shader->current->shader.uses_tex_buffers || rctx->ps_shader->current->shader.has_txq_cube_array_z_comp;
  1291.                 if (need_buf_const) {
  1292.                         if (rctx->b.chip_class < EVERGREEN)
  1293.                                 r600_setup_buffer_constants(rctx, PIPE_SHADER_FRAGMENT);
  1294.                         else
  1295.                                 eg_setup_buffer_constants(rctx, PIPE_SHADER_FRAGMENT);
  1296.                 }
  1297.         }
  1298.  
  1299.         if (rctx->vs_shader) {
  1300.                 need_buf_const = rctx->vs_shader->current->shader.uses_tex_buffers || rctx->vs_shader->current->shader.has_txq_cube_array_z_comp;
  1301.                 if (need_buf_const) {
  1302.                         if (rctx->b.chip_class < EVERGREEN)
  1303.                                 r600_setup_buffer_constants(rctx, PIPE_SHADER_VERTEX);
  1304.                         else
  1305.                                 eg_setup_buffer_constants(rctx, PIPE_SHADER_VERTEX);
  1306.                 }
  1307.         }
  1308.  
  1309.         if (rctx->gs_shader) {
  1310.                 need_buf_const = rctx->gs_shader->current->shader.uses_tex_buffers || rctx->gs_shader->current->shader.has_txq_cube_array_z_comp;
  1311.                 if (need_buf_const) {
  1312.                         if (rctx->b.chip_class < EVERGREEN)
  1313.                                 r600_setup_buffer_constants(rctx, PIPE_SHADER_GEOMETRY);
  1314.                         else
  1315.                                 eg_setup_buffer_constants(rctx, PIPE_SHADER_GEOMETRY);
  1316.                 }
  1317.         }
  1318.  
  1319.         if (rctx->b.chip_class < EVERGREEN && rctx->ps_shader && rctx->vs_shader) {
  1320.                 if (!r600_adjust_gprs(rctx)) {
  1321.                         /* discard rendering */
  1322.                         return false;
  1323.                 }
  1324.         }
  1325.  
  1326.         blend_disable = (rctx->dual_src_blend &&
  1327.                         rctx->ps_shader->current->nr_ps_color_outputs < 2);
  1328.  
  1329.         if (blend_disable != rctx->force_blend_disable) {
  1330.                 rctx->force_blend_disable = blend_disable;
  1331.                 r600_bind_blend_state_internal(rctx,
  1332.                                                rctx->blend_state.cso,
  1333.                                                blend_disable);
  1334.         }
  1335.  
  1336.         return true;
  1337. }
  1338.  
  1339. void r600_emit_clip_misc_state(struct r600_context *rctx, struct r600_atom *atom)
  1340. {
  1341.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  1342.         struct r600_clip_misc_state *state = &rctx->clip_misc_state;
  1343.  
  1344.         r600_write_context_reg(cs, R_028810_PA_CL_CLIP_CNTL,
  1345.                                state->pa_cl_clip_cntl |
  1346.                                (state->clip_dist_write ? 0 : state->clip_plane_enable & 0x3F) |
  1347.                                S_028810_CLIP_DISABLE(state->clip_disable));
  1348.         r600_write_context_reg(cs, R_02881C_PA_CL_VS_OUT_CNTL,
  1349.                                state->pa_cl_vs_out_cntl |
  1350.                                (state->clip_plane_enable & state->clip_dist_write));
  1351. }
  1352.  
  1353. static void r600_draw_vbo(struct pipe_context *ctx, const struct pipe_draw_info *dinfo)
  1354. {
  1355.         struct r600_context *rctx = (struct r600_context *)ctx;
  1356.         struct pipe_draw_info info = *dinfo;
  1357.         struct pipe_index_buffer ib = {};
  1358.         unsigned i;
  1359.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  1360.  
  1361.         if (!info.indirect && !info.count && (info.indexed || !info.count_from_stream_output)) {
  1362.                 return;
  1363.         }
  1364.  
  1365.         if (!rctx->vs_shader || !rctx->ps_shader) {
  1366.                 assert(0);
  1367.                 return;
  1368.         }
  1369.  
  1370.         /* make sure that the gfx ring is only one active */
  1371.         if (rctx->b.rings.dma.cs && rctx->b.rings.dma.cs->cdw) {
  1372.                 rctx->b.rings.dma.flush(rctx, RADEON_FLUSH_ASYNC, NULL);
  1373.         }
  1374.  
  1375.         if (!r600_update_derived_state(rctx)) {
  1376.                 /* useless to render because current rendering command
  1377.                  * can't be achieved
  1378.                  */
  1379.                 return;
  1380.         }
  1381.  
  1382.         if (info.indexed) {
  1383.                 /* Initialize the index buffer struct. */
  1384.                 pipe_resource_reference(&ib.buffer, rctx->index_buffer.buffer);
  1385.                 ib.user_buffer = rctx->index_buffer.user_buffer;
  1386.                 ib.index_size = rctx->index_buffer.index_size;
  1387.                 ib.offset = rctx->index_buffer.offset;
  1388.                 if (!info.indirect) {
  1389.                         ib.offset += info.start * ib.index_size;
  1390.                 }
  1391.  
  1392.                 /* Translate 8-bit indices to 16-bit. */
  1393.                 if (unlikely(ib.index_size == 1)) {
  1394.                         struct pipe_resource *out_buffer = NULL;
  1395.                         unsigned out_offset;
  1396.                         void *ptr;
  1397.                         unsigned start, count;
  1398.  
  1399.                         if (likely(!info.indirect)) {
  1400.                                 start = 0;
  1401.                                 count = info.count;
  1402.                         }
  1403.                         else {
  1404.                                 /* Have to get start/count from indirect buffer, slow path ahead... */
  1405.                                 struct r600_resource *indirect_resource = (struct r600_resource *)info.indirect;
  1406.                                 unsigned *data = r600_buffer_map_sync_with_rings(&rctx->b, indirect_resource,
  1407.                                         PIPE_TRANSFER_READ);
  1408.                                 if (data) {
  1409.                                         data += info.indirect_offset / sizeof(unsigned);
  1410.                                         start = data[2] * ib.index_size;
  1411.                                         count = data[0];
  1412.                                         rctx->b.ws->buffer_unmap(indirect_resource->cs_buf);
  1413.                                 }
  1414.                                 else {
  1415.                                         start = 0;
  1416.                                         count = 0;
  1417.                                 }
  1418.                         }
  1419.  
  1420.                         u_upload_alloc(rctx->b.uploader, start, count * 2,
  1421.                                        &out_offset, &out_buffer, &ptr);
  1422.  
  1423.                         util_shorten_ubyte_elts_to_userptr(
  1424.                                                 &rctx->b.b, &ib, 0, ib.offset + start, count, ptr);
  1425.  
  1426.                         pipe_resource_reference(&ib.buffer, NULL);
  1427.                         ib.user_buffer = NULL;
  1428.                         ib.buffer = out_buffer;
  1429.                         ib.offset = out_offset;
  1430.                         ib.index_size = 2;
  1431.                 }
  1432.  
  1433.                 /* Upload the index buffer.
  1434.                  * The upload is skipped for small index counts on little-endian machines
  1435.                  * and the indices are emitted via PKT3_DRAW_INDEX_IMMD.
  1436.                  * Indirect draws never use immediate indices.
  1437.                  * Note: Instanced rendering in combination with immediate indices hangs. */
  1438.                 if (ib.user_buffer && (R600_BIG_ENDIAN || info.indirect ||
  1439.                                                  info.instance_count > 1 ||
  1440.                                                  info.count*ib.index_size > 20)) {
  1441.                         u_upload_data(rctx->b.uploader, 0, info.count * ib.index_size,
  1442.                                       ib.user_buffer, &ib.offset, &ib.buffer);
  1443.                         ib.user_buffer = NULL;
  1444.                 }
  1445.         } else {
  1446.                 info.index_bias = info.start;
  1447.         }
  1448.  
  1449.         /* Set the index offset and primitive restart. */
  1450.         if (rctx->vgt_state.vgt_multi_prim_ib_reset_en != info.primitive_restart ||
  1451.             rctx->vgt_state.vgt_multi_prim_ib_reset_indx != info.restart_index ||
  1452.             rctx->vgt_state.vgt_indx_offset != info.index_bias ||
  1453.             (rctx->vgt_state.last_draw_was_indirect && !info.indirect)) {
  1454.                 rctx->vgt_state.vgt_multi_prim_ib_reset_en = info.primitive_restart;
  1455.                 rctx->vgt_state.vgt_multi_prim_ib_reset_indx = info.restart_index;
  1456.                 rctx->vgt_state.vgt_indx_offset = info.index_bias;
  1457.                 rctx->vgt_state.atom.dirty = true;
  1458.         }
  1459.  
  1460.         /* Workaround for hardware deadlock on certain R600 ASICs: write into a CB register. */
  1461.         if (rctx->b.chip_class == R600) {
  1462.                 rctx->b.flags |= R600_CONTEXT_PS_PARTIAL_FLUSH;
  1463.                 rctx->cb_misc_state.atom.dirty = true;
  1464.         }
  1465.  
  1466.         /* Emit states. */
  1467.         r600_need_cs_space(rctx, ib.user_buffer ? 5 : 0, TRUE);
  1468.         r600_flush_emit(rctx);
  1469.  
  1470.         for (i = 0; i < R600_NUM_ATOMS; i++) {
  1471.                 if (rctx->atoms[i] == NULL || !rctx->atoms[i]->dirty) {
  1472.                         continue;
  1473.                 }
  1474.                 r600_emit_atom(rctx, rctx->atoms[i]);
  1475.         }
  1476.  
  1477.         if (rctx->b.chip_class == CAYMAN) {
  1478.                 /* Copied from radeonsi. */
  1479.                 unsigned primgroup_size = 128; /* recommended without a GS */
  1480.                 bool ia_switch_on_eop = false;
  1481.                 bool partial_vs_wave = false;
  1482.  
  1483.                 if (rctx->gs_shader)
  1484.                         primgroup_size = 64; /* recommended with a GS */
  1485.  
  1486.                 if ((rctx->rasterizer && rctx->rasterizer->pa_sc_line_stipple) ||
  1487.                     (rctx->b.screen->debug_flags & DBG_SWITCH_ON_EOP)) {
  1488.                         ia_switch_on_eop = true;
  1489.                 }
  1490.  
  1491.                 if (rctx->b.streamout.streamout_enabled ||
  1492.                     rctx->b.streamout.prims_gen_query_enabled)
  1493.                         partial_vs_wave = true;
  1494.  
  1495.                 r600_write_context_reg(cs, CM_R_028AA8_IA_MULTI_VGT_PARAM,
  1496.                                        S_028AA8_SWITCH_ON_EOP(ia_switch_on_eop) |
  1497.                                        S_028AA8_PARTIAL_VS_WAVE_ON(partial_vs_wave) |
  1498.                                        S_028AA8_PRIMGROUP_SIZE(primgroup_size - 1));
  1499.         }
  1500.  
  1501.         /* On R6xx, CULL_FRONT=1 culls all points, lines, and rectangles,
  1502.          * even though it should have no effect on those. */
  1503.         if (rctx->b.chip_class == R600 && rctx->rasterizer) {
  1504.                 unsigned su_sc_mode_cntl = rctx->rasterizer->pa_su_sc_mode_cntl;
  1505.                 unsigned prim = info.mode;
  1506.  
  1507.                 if (rctx->gs_shader) {
  1508.                         prim = rctx->gs_shader->current->shader.gs_output_prim;
  1509.                 }
  1510.                 prim = r600_conv_prim_to_gs_out(prim); /* decrease the number of types to 3 */
  1511.  
  1512.                 if (prim == V_028A6C_OUTPRIM_TYPE_POINTLIST ||
  1513.                     prim == V_028A6C_OUTPRIM_TYPE_LINESTRIP ||
  1514.                     info.mode == R600_PRIM_RECTANGLE_LIST) {
  1515.                         su_sc_mode_cntl &= C_028814_CULL_FRONT;
  1516.                 }
  1517.                 r600_write_context_reg(cs, R_028814_PA_SU_SC_MODE_CNTL, su_sc_mode_cntl);
  1518.         }
  1519.  
  1520.         /* Update start instance. */
  1521.         if (!info.indirect && rctx->last_start_instance != info.start_instance) {
  1522.                 r600_write_ctl_const(cs, R_03CFF4_SQ_VTX_START_INST_LOC, info.start_instance);
  1523.                 rctx->last_start_instance = info.start_instance;
  1524.         }
  1525.  
  1526.         /* Update the primitive type. */
  1527.         if (rctx->last_primitive_type != info.mode) {
  1528.                 unsigned ls_mask = 0;
  1529.  
  1530.                 if (info.mode == PIPE_PRIM_LINES)
  1531.                         ls_mask = 1;
  1532.                 else if (info.mode == PIPE_PRIM_LINE_STRIP ||
  1533.                          info.mode == PIPE_PRIM_LINE_LOOP)
  1534.                         ls_mask = 2;
  1535.  
  1536.                 r600_write_context_reg(cs, R_028A0C_PA_SC_LINE_STIPPLE,
  1537.                                        S_028A0C_AUTO_RESET_CNTL(ls_mask) |
  1538.                                        (rctx->rasterizer ? rctx->rasterizer->pa_sc_line_stipple : 0));
  1539.                 r600_write_config_reg(cs, R_008958_VGT_PRIMITIVE_TYPE,
  1540.                                       r600_conv_pipe_prim(info.mode));
  1541.  
  1542.                 rctx->last_primitive_type = info.mode;
  1543.         }
  1544.  
  1545.         /* Draw packets. */
  1546.         if (!info.indirect) {
  1547.                 cs->buf[cs->cdw++] = PKT3(PKT3_NUM_INSTANCES, 0, rctx->b.predicate_drawing);
  1548.                 cs->buf[cs->cdw++] = info.instance_count;
  1549.         }
  1550.  
  1551.         if (unlikely(info.indirect)) {
  1552.                 uint64_t va = r600_resource(info.indirect)->gpu_address;
  1553.                 assert(rctx->b.chip_class >= EVERGREEN);
  1554.  
  1555.                 // Invalidate so non-indirect draw calls reset this state
  1556.                 rctx->vgt_state.last_draw_was_indirect = true;
  1557.                 rctx->last_start_instance = -1;
  1558.  
  1559.                 cs->buf[cs->cdw++] = PKT3(EG_PKT3_SET_BASE, 2, rctx->b.predicate_drawing);
  1560.                 cs->buf[cs->cdw++] = EG_DRAW_INDEX_INDIRECT_PATCH_TABLE_BASE;
  1561.                 cs->buf[cs->cdw++] = va;
  1562.                 cs->buf[cs->cdw++] = (va >> 32UL) & 0xFF;
  1563.  
  1564.                 cs->buf[cs->cdw++] = PKT3(PKT3_NOP, 0, rctx->b.predicate_drawing);
  1565.                 cs->buf[cs->cdw++] = r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx,
  1566.                                                            (struct r600_resource*)info.indirect,
  1567.                                                            RADEON_USAGE_READ, RADEON_PRIO_MIN);
  1568.         }
  1569.  
  1570.         if (info.indexed) {
  1571.                 cs->buf[cs->cdw++] = PKT3(PKT3_INDEX_TYPE, 0, rctx->b.predicate_drawing);
  1572.                 cs->buf[cs->cdw++] = ib.index_size == 4 ?
  1573.                                         (VGT_INDEX_32 | (R600_BIG_ENDIAN ? VGT_DMA_SWAP_32_BIT : 0)) :
  1574.                                         (VGT_INDEX_16 | (R600_BIG_ENDIAN ? VGT_DMA_SWAP_16_BIT : 0));
  1575.  
  1576.                 if (ib.user_buffer) {
  1577.                         unsigned size_bytes = info.count*ib.index_size;
  1578.                         unsigned size_dw = align(size_bytes, 4) / 4;
  1579.                         cs->buf[cs->cdw++] = PKT3(PKT3_DRAW_INDEX_IMMD, 1 + size_dw, rctx->b.predicate_drawing);
  1580.                         cs->buf[cs->cdw++] = info.count;
  1581.                         cs->buf[cs->cdw++] = V_0287F0_DI_SRC_SEL_IMMEDIATE;
  1582.                         memcpy(cs->buf+cs->cdw, ib.user_buffer, size_bytes);
  1583.                         cs->cdw += size_dw;
  1584.                 } else {
  1585.                         uint64_t va = r600_resource(ib.buffer)->gpu_address + ib.offset;
  1586.  
  1587.                         if (likely(!info.indirect)) {
  1588.                                 cs->buf[cs->cdw++] = PKT3(PKT3_DRAW_INDEX, 3, rctx->b.predicate_drawing);
  1589.                                 cs->buf[cs->cdw++] = va;
  1590.                                 cs->buf[cs->cdw++] = (va >> 32UL) & 0xFF;
  1591.                                 cs->buf[cs->cdw++] = info.count;
  1592.                                 cs->buf[cs->cdw++] = V_0287F0_DI_SRC_SEL_DMA;
  1593.                                 cs->buf[cs->cdw++] = PKT3(PKT3_NOP, 0, rctx->b.predicate_drawing);
  1594.                                 cs->buf[cs->cdw++] = r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx,
  1595.                                                                            (struct r600_resource*)ib.buffer,
  1596.                                                                            RADEON_USAGE_READ, RADEON_PRIO_MIN);
  1597.                         }
  1598.                         else {
  1599.                                 uint32_t max_size = (ib.buffer->width0 - ib.offset) / ib.index_size;
  1600.  
  1601.                                 cs->buf[cs->cdw++] = PKT3(EG_PKT3_INDEX_BASE, 1, rctx->b.predicate_drawing);
  1602.                                 cs->buf[cs->cdw++] = va;
  1603.                                 cs->buf[cs->cdw++] = (va >> 32UL) & 0xFF;
  1604.  
  1605.                                 cs->buf[cs->cdw++] = PKT3(PKT3_NOP, 0, rctx->b.predicate_drawing);
  1606.                                 cs->buf[cs->cdw++] = r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx,
  1607.                                                                            (struct r600_resource*)ib.buffer,
  1608.                                                                            RADEON_USAGE_READ, RADEON_PRIO_MIN);
  1609.  
  1610.                                 cs->buf[cs->cdw++] = PKT3(EG_PKT3_INDEX_BUFFER_SIZE, 0, rctx->b.predicate_drawing);
  1611.                                 cs->buf[cs->cdw++] = max_size;
  1612.  
  1613.                                 cs->buf[cs->cdw++] = PKT3(EG_PKT3_DRAW_INDEX_INDIRECT, 1, rctx->b.predicate_drawing);
  1614.                                 cs->buf[cs->cdw++] = info.indirect_offset;
  1615.                                 cs->buf[cs->cdw++] = V_0287F0_DI_SRC_SEL_DMA;
  1616.                         }
  1617.                 }
  1618.         } else {
  1619.                 if (unlikely(info.count_from_stream_output)) {
  1620.                         struct r600_so_target *t = (struct r600_so_target*)info.count_from_stream_output;
  1621.                         uint64_t va = t->buf_filled_size->gpu_address + t->buf_filled_size_offset;
  1622.  
  1623.                         r600_write_context_reg(cs, R_028B30_VGT_STRMOUT_DRAW_OPAQUE_VERTEX_STRIDE, t->stride_in_dw);
  1624.  
  1625.                         cs->buf[cs->cdw++] = PKT3(PKT3_COPY_DW, 4, 0);
  1626.                         cs->buf[cs->cdw++] = COPY_DW_SRC_IS_MEM | COPY_DW_DST_IS_REG;
  1627.                         cs->buf[cs->cdw++] = va & 0xFFFFFFFFUL;     /* src address lo */
  1628.                         cs->buf[cs->cdw++] = (va >> 32UL) & 0xFFUL; /* src address hi */
  1629.                         cs->buf[cs->cdw++] = R_028B2C_VGT_STRMOUT_DRAW_OPAQUE_BUFFER_FILLED_SIZE >> 2; /* dst register */
  1630.                         cs->buf[cs->cdw++] = 0; /* unused */
  1631.  
  1632.                         cs->buf[cs->cdw++] = PKT3(PKT3_NOP, 0, 0);
  1633.                         cs->buf[cs->cdw++] = r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx,
  1634.                                                                    t->buf_filled_size, RADEON_USAGE_READ,
  1635.                                                                    RADEON_PRIO_MIN);
  1636.                 }
  1637.  
  1638.                 if (likely(!info.indirect)) {
  1639.                         cs->buf[cs->cdw++] = PKT3(PKT3_DRAW_INDEX_AUTO, 1, rctx->b.predicate_drawing);
  1640.                         cs->buf[cs->cdw++] = info.count;
  1641.                 }
  1642.                 else {
  1643.                         cs->buf[cs->cdw++] = PKT3(EG_PKT3_DRAW_INDIRECT, 1, rctx->b.predicate_drawing);
  1644.                         cs->buf[cs->cdw++] = info.indirect_offset;
  1645.                 }
  1646.                 cs->buf[cs->cdw++] = V_0287F0_DI_SRC_SEL_AUTO_INDEX |
  1647.                                         (info.count_from_stream_output ? S_0287F0_USE_OPAQUE(1) : 0);
  1648.         }
  1649.  
  1650.         if (rctx->screen->b.trace_bo) {
  1651.                 r600_trace_emit(rctx);
  1652.         }
  1653.  
  1654.         /* Set the depth buffer as dirty. */
  1655.         if (rctx->framebuffer.state.zsbuf) {
  1656.                 struct pipe_surface *surf = rctx->framebuffer.state.zsbuf;
  1657.                 struct r600_texture *rtex = (struct r600_texture *)surf->texture;
  1658.  
  1659.                 rtex->dirty_level_mask |= 1 << surf->u.tex.level;
  1660.         }
  1661.         if (rctx->framebuffer.compressed_cb_mask) {
  1662.                 struct pipe_surface *surf;
  1663.                 struct r600_texture *rtex;
  1664.                 unsigned mask = rctx->framebuffer.compressed_cb_mask;
  1665.  
  1666.                 do {
  1667.                         unsigned i = u_bit_scan(&mask);
  1668.                         surf = rctx->framebuffer.state.cbufs[i];
  1669.                         rtex = (struct r600_texture*)surf->texture;
  1670.  
  1671.                         rtex->dirty_level_mask |= 1 << surf->u.tex.level;
  1672.  
  1673.                 } while (mask);
  1674.         }
  1675.  
  1676.         pipe_resource_reference(&ib.buffer, NULL);
  1677.         rctx->b.num_draw_calls++;
  1678. }
  1679.  
  1680. uint32_t r600_translate_stencil_op(int s_op)
  1681. {
  1682.         switch (s_op) {
  1683.         case PIPE_STENCIL_OP_KEEP:
  1684.                 return V_028800_STENCIL_KEEP;
  1685.         case PIPE_STENCIL_OP_ZERO:
  1686.                 return V_028800_STENCIL_ZERO;
  1687.         case PIPE_STENCIL_OP_REPLACE:
  1688.                 return V_028800_STENCIL_REPLACE;
  1689.         case PIPE_STENCIL_OP_INCR:
  1690.                 return V_028800_STENCIL_INCR;
  1691.         case PIPE_STENCIL_OP_DECR:
  1692.                 return V_028800_STENCIL_DECR;
  1693.         case PIPE_STENCIL_OP_INCR_WRAP:
  1694.                 return V_028800_STENCIL_INCR_WRAP;
  1695.         case PIPE_STENCIL_OP_DECR_WRAP:
  1696.                 return V_028800_STENCIL_DECR_WRAP;
  1697.         case PIPE_STENCIL_OP_INVERT:
  1698.                 return V_028800_STENCIL_INVERT;
  1699.         default:
  1700.                 R600_ERR("Unknown stencil op %d", s_op);
  1701.                 assert(0);
  1702.                 break;
  1703.         }
  1704.         return 0;
  1705. }
  1706.  
  1707. uint32_t r600_translate_fill(uint32_t func)
  1708. {
  1709.         switch(func) {
  1710.         case PIPE_POLYGON_MODE_FILL:
  1711.                 return 2;
  1712.         case PIPE_POLYGON_MODE_LINE:
  1713.                 return 1;
  1714.         case PIPE_POLYGON_MODE_POINT:
  1715.                 return 0;
  1716.         default:
  1717.                 assert(0);
  1718.                 return 0;
  1719.         }
  1720. }
  1721.  
  1722. unsigned r600_tex_wrap(unsigned wrap)
  1723. {
  1724.         switch (wrap) {
  1725.         default:
  1726.         case PIPE_TEX_WRAP_REPEAT:
  1727.                 return V_03C000_SQ_TEX_WRAP;
  1728.         case PIPE_TEX_WRAP_CLAMP:
  1729.                 return V_03C000_SQ_TEX_CLAMP_HALF_BORDER;
  1730.         case PIPE_TEX_WRAP_CLAMP_TO_EDGE:
  1731.                 return V_03C000_SQ_TEX_CLAMP_LAST_TEXEL;
  1732.         case PIPE_TEX_WRAP_CLAMP_TO_BORDER:
  1733.                 return V_03C000_SQ_TEX_CLAMP_BORDER;
  1734.         case PIPE_TEX_WRAP_MIRROR_REPEAT:
  1735.                 return V_03C000_SQ_TEX_MIRROR;
  1736.         case PIPE_TEX_WRAP_MIRROR_CLAMP:
  1737.                 return V_03C000_SQ_TEX_MIRROR_ONCE_HALF_BORDER;
  1738.         case PIPE_TEX_WRAP_MIRROR_CLAMP_TO_EDGE:
  1739.                 return V_03C000_SQ_TEX_MIRROR_ONCE_LAST_TEXEL;
  1740.         case PIPE_TEX_WRAP_MIRROR_CLAMP_TO_BORDER:
  1741.                 return V_03C000_SQ_TEX_MIRROR_ONCE_BORDER;
  1742.         }
  1743. }
  1744.  
  1745. unsigned r600_tex_filter(unsigned filter)
  1746. {
  1747.         switch (filter) {
  1748.         default:
  1749.         case PIPE_TEX_FILTER_NEAREST:
  1750.                 return V_03C000_SQ_TEX_XY_FILTER_POINT;
  1751.         case PIPE_TEX_FILTER_LINEAR:
  1752.                 return V_03C000_SQ_TEX_XY_FILTER_BILINEAR;
  1753.         }
  1754. }
  1755.  
  1756. unsigned r600_tex_mipfilter(unsigned filter)
  1757. {
  1758.         switch (filter) {
  1759.         case PIPE_TEX_MIPFILTER_NEAREST:
  1760.                 return V_03C000_SQ_TEX_Z_FILTER_POINT;
  1761.         case PIPE_TEX_MIPFILTER_LINEAR:
  1762.                 return V_03C000_SQ_TEX_Z_FILTER_LINEAR;
  1763.         default:
  1764.         case PIPE_TEX_MIPFILTER_NONE:
  1765.                 return V_03C000_SQ_TEX_Z_FILTER_NONE;
  1766.         }
  1767. }
  1768.  
  1769. unsigned r600_tex_compare(unsigned compare)
  1770. {
  1771.         switch (compare) {
  1772.         default:
  1773.         case PIPE_FUNC_NEVER:
  1774.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_NEVER;
  1775.         case PIPE_FUNC_LESS:
  1776.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_LESS;
  1777.         case PIPE_FUNC_EQUAL:
  1778.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_EQUAL;
  1779.         case PIPE_FUNC_LEQUAL:
  1780.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_LESSEQUAL;
  1781.         case PIPE_FUNC_GREATER:
  1782.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_GREATER;
  1783.         case PIPE_FUNC_NOTEQUAL:
  1784.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_NOTEQUAL;
  1785.         case PIPE_FUNC_GEQUAL:
  1786.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_GREATEREQUAL;
  1787.         case PIPE_FUNC_ALWAYS:
  1788.                 return V_03C000_SQ_TEX_DEPTH_COMPARE_ALWAYS;
  1789.         }
  1790. }
  1791.  
  1792. static bool wrap_mode_uses_border_color(unsigned wrap, bool linear_filter)
  1793. {
  1794.         return wrap == PIPE_TEX_WRAP_CLAMP_TO_BORDER ||
  1795.                wrap == PIPE_TEX_WRAP_MIRROR_CLAMP_TO_BORDER ||
  1796.                (linear_filter &&
  1797.                 (wrap == PIPE_TEX_WRAP_CLAMP ||
  1798.                  wrap == PIPE_TEX_WRAP_MIRROR_CLAMP));
  1799. }
  1800.  
  1801. bool sampler_state_needs_border_color(const struct pipe_sampler_state *state)
  1802. {
  1803.         bool linear_filter = state->min_img_filter != PIPE_TEX_FILTER_NEAREST ||
  1804.                              state->mag_img_filter != PIPE_TEX_FILTER_NEAREST;
  1805.  
  1806.         return (state->border_color.ui[0] || state->border_color.ui[1] ||
  1807.                 state->border_color.ui[2] || state->border_color.ui[3]) &&
  1808.                (wrap_mode_uses_border_color(state->wrap_s, linear_filter) ||
  1809.                 wrap_mode_uses_border_color(state->wrap_t, linear_filter) ||
  1810.                 wrap_mode_uses_border_color(state->wrap_r, linear_filter));
  1811. }
  1812.  
  1813. void r600_emit_shader(struct r600_context *rctx, struct r600_atom *a)
  1814. {
  1815.  
  1816.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  1817.         struct r600_pipe_shader *shader = ((struct r600_shader_state*)a)->shader;
  1818.  
  1819.         if (!shader)
  1820.                 return;
  1821.  
  1822.         r600_emit_command_buffer(cs, &shader->command_buffer);
  1823.         radeon_emit(cs, PKT3(PKT3_NOP, 0, 0));
  1824.         radeon_emit(cs, r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx, shader->bo,
  1825.                                               RADEON_USAGE_READ, RADEON_PRIO_SHADER_DATA));
  1826. }
  1827.  
  1828. unsigned r600_get_swizzle_combined(const unsigned char *swizzle_format,
  1829.                                    const unsigned char *swizzle_view,
  1830.                                    boolean vtx)
  1831. {
  1832.         unsigned i;
  1833.         unsigned char swizzle[4];
  1834.         unsigned result = 0;
  1835.         const uint32_t tex_swizzle_shift[4] = {
  1836.                 16, 19, 22, 25,
  1837.         };
  1838.         const uint32_t vtx_swizzle_shift[4] = {
  1839.                 3, 6, 9, 12,
  1840.         };
  1841.         const uint32_t swizzle_bit[4] = {
  1842.                 0, 1, 2, 3,
  1843.         };
  1844.         const uint32_t *swizzle_shift = tex_swizzle_shift;
  1845.  
  1846.         if (vtx)
  1847.                 swizzle_shift = vtx_swizzle_shift;
  1848.  
  1849.         if (swizzle_view) {
  1850.                 util_format_compose_swizzles(swizzle_format, swizzle_view, swizzle);
  1851.         } else {
  1852.                 memcpy(swizzle, swizzle_format, 4);
  1853.         }
  1854.  
  1855.         /* Get swizzle. */
  1856.         for (i = 0; i < 4; i++) {
  1857.                 switch (swizzle[i]) {
  1858.                 case UTIL_FORMAT_SWIZZLE_Y:
  1859.                         result |= swizzle_bit[1] << swizzle_shift[i];
  1860.                         break;
  1861.                 case UTIL_FORMAT_SWIZZLE_Z:
  1862.                         result |= swizzle_bit[2] << swizzle_shift[i];
  1863.                         break;
  1864.                 case UTIL_FORMAT_SWIZZLE_W:
  1865.                         result |= swizzle_bit[3] << swizzle_shift[i];
  1866.                         break;
  1867.                 case UTIL_FORMAT_SWIZZLE_0:
  1868.                         result |= V_038010_SQ_SEL_0 << swizzle_shift[i];
  1869.                         break;
  1870.                 case UTIL_FORMAT_SWIZZLE_1:
  1871.                         result |= V_038010_SQ_SEL_1 << swizzle_shift[i];
  1872.                         break;
  1873.                 default: /* UTIL_FORMAT_SWIZZLE_X */
  1874.                         result |= swizzle_bit[0] << swizzle_shift[i];
  1875.                 }
  1876.         }
  1877.         return result;
  1878. }
  1879.  
  1880. /* texture format translate */
  1881. uint32_t r600_translate_texformat(struct pipe_screen *screen,
  1882.                                   enum pipe_format format,
  1883.                                   const unsigned char *swizzle_view,
  1884.                                   uint32_t *word4_p, uint32_t *yuv_format_p)
  1885. {
  1886.         struct r600_screen *rscreen = (struct r600_screen *)screen;
  1887.         uint32_t result = 0, word4 = 0, yuv_format = 0;
  1888.         const struct util_format_description *desc;
  1889.         boolean uniform = TRUE;
  1890.         bool enable_s3tc = rscreen->b.info.drm_minor >= 9;
  1891.         bool is_srgb_valid = FALSE;
  1892.         const unsigned char swizzle_xxxx[4] = {0, 0, 0, 0};
  1893.         const unsigned char swizzle_yyyy[4] = {1, 1, 1, 1};
  1894.  
  1895.         int i;
  1896.         const uint32_t sign_bit[4] = {
  1897.                 S_038010_FORMAT_COMP_X(V_038010_SQ_FORMAT_COMP_SIGNED),
  1898.                 S_038010_FORMAT_COMP_Y(V_038010_SQ_FORMAT_COMP_SIGNED),
  1899.                 S_038010_FORMAT_COMP_Z(V_038010_SQ_FORMAT_COMP_SIGNED),
  1900.                 S_038010_FORMAT_COMP_W(V_038010_SQ_FORMAT_COMP_SIGNED)
  1901.         };
  1902.         desc = util_format_description(format);
  1903.  
  1904.         /* Depth and stencil swizzling is handled separately. */
  1905.         if (desc->colorspace != UTIL_FORMAT_COLORSPACE_ZS) {
  1906.                 word4 |= r600_get_swizzle_combined(desc->swizzle, swizzle_view, FALSE);
  1907.         }
  1908.  
  1909.         /* Colorspace (return non-RGB formats directly). */
  1910.         switch (desc->colorspace) {
  1911.         /* Depth stencil formats */
  1912.         case UTIL_FORMAT_COLORSPACE_ZS:
  1913.                 switch (format) {
  1914.                 /* Depth sampler formats. */
  1915.                 case PIPE_FORMAT_Z16_UNORM:
  1916.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1917.                         result = FMT_16;
  1918.                         goto out_word4;
  1919.                 case PIPE_FORMAT_Z24X8_UNORM:
  1920.                 case PIPE_FORMAT_Z24_UNORM_S8_UINT:
  1921.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1922.                         result = FMT_8_24;
  1923.                         goto out_word4;
  1924.                 case PIPE_FORMAT_X8Z24_UNORM:
  1925.                 case PIPE_FORMAT_S8_UINT_Z24_UNORM:
  1926.                         if (rscreen->b.chip_class < EVERGREEN)
  1927.                                 goto out_unknown;
  1928.                         word4 |= r600_get_swizzle_combined(swizzle_yyyy, swizzle_view, FALSE);
  1929.                         result = FMT_24_8;
  1930.                         goto out_word4;
  1931.                 case PIPE_FORMAT_Z32_FLOAT:
  1932.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1933.                         result = FMT_32_FLOAT;
  1934.                         goto out_word4;
  1935.                 case PIPE_FORMAT_Z32_FLOAT_S8X24_UINT:
  1936.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1937.                         result = FMT_X24_8_32_FLOAT;
  1938.                         goto out_word4;
  1939.                 /* Stencil sampler formats. */
  1940.                 case PIPE_FORMAT_S8_UINT:
  1941.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  1942.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1943.                         result = FMT_8;
  1944.                         goto out_word4;
  1945.                 case PIPE_FORMAT_X24S8_UINT:
  1946.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  1947.                         word4 |= r600_get_swizzle_combined(swizzle_yyyy, swizzle_view, FALSE);
  1948.                         result = FMT_8_24;
  1949.                         goto out_word4;
  1950.                 case PIPE_FORMAT_S8X24_UINT:
  1951.                         if (rscreen->b.chip_class < EVERGREEN)
  1952.                                 goto out_unknown;
  1953.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  1954.                         word4 |= r600_get_swizzle_combined(swizzle_xxxx, swizzle_view, FALSE);
  1955.                         result = FMT_24_8;
  1956.                         goto out_word4;
  1957.                 case PIPE_FORMAT_X32_S8X24_UINT:
  1958.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  1959.                         word4 |= r600_get_swizzle_combined(swizzle_yyyy, swizzle_view, FALSE);
  1960.                         result = FMT_X24_8_32_FLOAT;
  1961.                         goto out_word4;
  1962.                 default:
  1963.                         goto out_unknown;
  1964.                 }
  1965.  
  1966.         case UTIL_FORMAT_COLORSPACE_YUV:
  1967.                 yuv_format |= (1 << 30);
  1968.                 switch (format) {
  1969.                 case PIPE_FORMAT_UYVY:
  1970.                 case PIPE_FORMAT_YUYV:
  1971.                 default:
  1972.                         break;
  1973.                 }
  1974.                 goto out_unknown; /* XXX */
  1975.  
  1976.         case UTIL_FORMAT_COLORSPACE_SRGB:
  1977.                 word4 |= S_038010_FORCE_DEGAMMA(1);
  1978.                 break;
  1979.  
  1980.         default:
  1981.                 break;
  1982.         }
  1983.  
  1984.         if (desc->layout == UTIL_FORMAT_LAYOUT_RGTC) {
  1985.                 if (!enable_s3tc)
  1986.                         goto out_unknown;
  1987.  
  1988.                 switch (format) {
  1989.                 case PIPE_FORMAT_RGTC1_SNORM:
  1990.                 case PIPE_FORMAT_LATC1_SNORM:
  1991.                         word4 |= sign_bit[0];
  1992.                 case PIPE_FORMAT_RGTC1_UNORM:
  1993.                 case PIPE_FORMAT_LATC1_UNORM:
  1994.                         result = FMT_BC4;
  1995.                         goto out_word4;
  1996.                 case PIPE_FORMAT_RGTC2_SNORM:
  1997.                 case PIPE_FORMAT_LATC2_SNORM:
  1998.                         word4 |= sign_bit[0] | sign_bit[1];
  1999.                 case PIPE_FORMAT_RGTC2_UNORM:
  2000.                 case PIPE_FORMAT_LATC2_UNORM:
  2001.                         result = FMT_BC5;
  2002.                         goto out_word4;
  2003.                 default:
  2004.                         goto out_unknown;
  2005.                 }
  2006.         }
  2007.  
  2008.         if (desc->layout == UTIL_FORMAT_LAYOUT_S3TC) {
  2009.  
  2010.                 if (!enable_s3tc)
  2011.                         goto out_unknown;
  2012.  
  2013.                 if (!util_format_s3tc_enabled) {
  2014.                         goto out_unknown;
  2015.                 }
  2016.  
  2017.                 switch (format) {
  2018.                 case PIPE_FORMAT_DXT1_RGB:
  2019.                 case PIPE_FORMAT_DXT1_RGBA:
  2020.                 case PIPE_FORMAT_DXT1_SRGB:
  2021.                 case PIPE_FORMAT_DXT1_SRGBA:
  2022.                         result = FMT_BC1;
  2023.                         is_srgb_valid = TRUE;
  2024.                         goto out_word4;
  2025.                 case PIPE_FORMAT_DXT3_RGBA:
  2026.                 case PIPE_FORMAT_DXT3_SRGBA:
  2027.                         result = FMT_BC2;
  2028.                         is_srgb_valid = TRUE;
  2029.                         goto out_word4;
  2030.                 case PIPE_FORMAT_DXT5_RGBA:
  2031.                 case PIPE_FORMAT_DXT5_SRGBA:
  2032.                         result = FMT_BC3;
  2033.                         is_srgb_valid = TRUE;
  2034.                         goto out_word4;
  2035.                 default:
  2036.                         goto out_unknown;
  2037.                 }
  2038.         }
  2039.  
  2040.         if (desc->layout == UTIL_FORMAT_LAYOUT_BPTC) {
  2041.                 if (!enable_s3tc)
  2042.                         goto out_unknown;
  2043.  
  2044.                 if (rscreen->b.chip_class < EVERGREEN)
  2045.                         goto out_unknown;
  2046.  
  2047.                 switch (format) {
  2048.                         case PIPE_FORMAT_BPTC_RGBA_UNORM:
  2049.                         case PIPE_FORMAT_BPTC_SRGBA:
  2050.                                 result = FMT_BC7;
  2051.                                 is_srgb_valid = TRUE;
  2052.                                 goto out_word4;
  2053.                         case PIPE_FORMAT_BPTC_RGB_FLOAT:
  2054.                                 word4 |= sign_bit[0] | sign_bit[1] | sign_bit[2];
  2055.                                 /* fall through */
  2056.                         case PIPE_FORMAT_BPTC_RGB_UFLOAT:
  2057.                                 result = FMT_BC6;
  2058.                                 goto out_word4;
  2059.                         default:
  2060.                                 goto out_unknown;
  2061.                 }
  2062.         }
  2063.  
  2064.         if (desc->layout == UTIL_FORMAT_LAYOUT_SUBSAMPLED) {
  2065.                 switch (format) {
  2066.                 case PIPE_FORMAT_R8G8_B8G8_UNORM:
  2067.                 case PIPE_FORMAT_G8R8_B8R8_UNORM:
  2068.                         result = FMT_GB_GR;
  2069.                         goto out_word4;
  2070.                 case PIPE_FORMAT_G8R8_G8B8_UNORM:
  2071.                 case PIPE_FORMAT_R8G8_R8B8_UNORM:
  2072.                         result = FMT_BG_RG;
  2073.                         goto out_word4;
  2074.                 default:
  2075.                         goto out_unknown;
  2076.                 }
  2077.         }
  2078.  
  2079.         if (format == PIPE_FORMAT_R9G9B9E5_FLOAT) {
  2080.                 result = FMT_5_9_9_9_SHAREDEXP;
  2081.                 goto out_word4;
  2082.         } else if (format == PIPE_FORMAT_R11G11B10_FLOAT) {
  2083.                 result = FMT_10_11_11_FLOAT;
  2084.                 goto out_word4;
  2085.         }
  2086.  
  2087.  
  2088.         for (i = 0; i < desc->nr_channels; i++) {
  2089.                 if (desc->channel[i].type == UTIL_FORMAT_TYPE_SIGNED) {
  2090.                         word4 |= sign_bit[i];
  2091.                 }
  2092.         }
  2093.  
  2094.         /* R8G8Bx_SNORM - XXX CxV8U8 */
  2095.  
  2096.         /* See whether the components are of the same size. */
  2097.         for (i = 1; i < desc->nr_channels; i++) {
  2098.                 uniform = uniform && desc->channel[0].size == desc->channel[i].size;
  2099.         }
  2100.  
  2101.         /* Non-uniform formats. */
  2102.         if (!uniform) {
  2103.                 if (desc->colorspace != UTIL_FORMAT_COLORSPACE_SRGB &&
  2104.                     desc->channel[0].pure_integer)
  2105.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  2106.                 switch(desc->nr_channels) {
  2107.                 case 3:
  2108.                         if (desc->channel[0].size == 5 &&
  2109.                             desc->channel[1].size == 6 &&
  2110.                             desc->channel[2].size == 5) {
  2111.                                 result = FMT_5_6_5;
  2112.                                 goto out_word4;
  2113.                         }
  2114.                         goto out_unknown;
  2115.                 case 4:
  2116.                         if (desc->channel[0].size == 5 &&
  2117.                             desc->channel[1].size == 5 &&
  2118.                             desc->channel[2].size == 5 &&
  2119.                             desc->channel[3].size == 1) {
  2120.                                 result = FMT_1_5_5_5;
  2121.                                 goto out_word4;
  2122.                         }
  2123.                         if (desc->channel[0].size == 10 &&
  2124.                             desc->channel[1].size == 10 &&
  2125.                             desc->channel[2].size == 10 &&
  2126.                             desc->channel[3].size == 2) {
  2127.                                 result = FMT_2_10_10_10;
  2128.                                 goto out_word4;
  2129.                         }
  2130.                         goto out_unknown;
  2131.                 }
  2132.                 goto out_unknown;
  2133.         }
  2134.  
  2135.         /* Find the first non-VOID channel. */
  2136.         for (i = 0; i < 4; i++) {
  2137.                 if (desc->channel[i].type != UTIL_FORMAT_TYPE_VOID) {
  2138.                         break;
  2139.                 }
  2140.         }
  2141.  
  2142.         if (i == 4)
  2143.                 goto out_unknown;
  2144.  
  2145.         /* uniform formats */
  2146.         switch (desc->channel[i].type) {
  2147.         case UTIL_FORMAT_TYPE_UNSIGNED:
  2148.         case UTIL_FORMAT_TYPE_SIGNED:
  2149. #if 0
  2150.                 if (!desc->channel[i].normalized &&
  2151.                     desc->colorspace != UTIL_FORMAT_COLORSPACE_SRGB) {
  2152.                         goto out_unknown;
  2153.                 }
  2154. #endif
  2155.                 if (desc->colorspace != UTIL_FORMAT_COLORSPACE_SRGB &&
  2156.                     desc->channel[i].pure_integer)
  2157.                         word4 |= S_038010_NUM_FORMAT_ALL(V_038010_SQ_NUM_FORMAT_INT);
  2158.  
  2159.                 switch (desc->channel[i].size) {
  2160.                 case 4:
  2161.                         switch (desc->nr_channels) {
  2162.                         case 2:
  2163.                                 result = FMT_4_4;
  2164.                                 goto out_word4;
  2165.                         case 4:
  2166.                                 result = FMT_4_4_4_4;
  2167.                                 goto out_word4;
  2168.                         }
  2169.                         goto out_unknown;
  2170.                 case 8:
  2171.                         switch (desc->nr_channels) {
  2172.                         case 1:
  2173.                                 result = FMT_8;
  2174.                                 goto out_word4;
  2175.                         case 2:
  2176.                                 result = FMT_8_8;
  2177.                                 goto out_word4;
  2178.                         case 4:
  2179.                                 result = FMT_8_8_8_8;
  2180.                                 is_srgb_valid = TRUE;
  2181.                                 goto out_word4;
  2182.                         }
  2183.                         goto out_unknown;
  2184.                 case 16:
  2185.                         switch (desc->nr_channels) {
  2186.                         case 1:
  2187.                                 result = FMT_16;
  2188.                                 goto out_word4;
  2189.                         case 2:
  2190.                                 result = FMT_16_16;
  2191.                                 goto out_word4;
  2192.                         case 4:
  2193.                                 result = FMT_16_16_16_16;
  2194.                                 goto out_word4;
  2195.                         }
  2196.                         goto out_unknown;
  2197.                 case 32:
  2198.                         switch (desc->nr_channels) {
  2199.                         case 1:
  2200.                                 result = FMT_32;
  2201.                                 goto out_word4;
  2202.                         case 2:
  2203.                                 result = FMT_32_32;
  2204.                                 goto out_word4;
  2205.                         case 4:
  2206.                                 result = FMT_32_32_32_32;
  2207.                                 goto out_word4;
  2208.                         }
  2209.                 }
  2210.                 goto out_unknown;
  2211.  
  2212.         case UTIL_FORMAT_TYPE_FLOAT:
  2213.                 switch (desc->channel[i].size) {
  2214.                 case 16:
  2215.                         switch (desc->nr_channels) {
  2216.                         case 1:
  2217.                                 result = FMT_16_FLOAT;
  2218.                                 goto out_word4;
  2219.                         case 2:
  2220.                                 result = FMT_16_16_FLOAT;
  2221.                                 goto out_word4;
  2222.                         case 4:
  2223.                                 result = FMT_16_16_16_16_FLOAT;
  2224.                                 goto out_word4;
  2225.                         }
  2226.                         goto out_unknown;
  2227.                 case 32:
  2228.                         switch (desc->nr_channels) {
  2229.                         case 1:
  2230.                                 result = FMT_32_FLOAT;
  2231.                                 goto out_word4;
  2232.                         case 2:
  2233.                                 result = FMT_32_32_FLOAT;
  2234.                                 goto out_word4;
  2235.                         case 4:
  2236.                                 result = FMT_32_32_32_32_FLOAT;
  2237.                                 goto out_word4;
  2238.                         }
  2239.                 }
  2240.                 goto out_unknown;
  2241.         }
  2242.  
  2243. out_word4:
  2244.  
  2245.         if (desc->colorspace == UTIL_FORMAT_COLORSPACE_SRGB && !is_srgb_valid)
  2246.                 return ~0;
  2247.         if (word4_p)
  2248.                 *word4_p = word4;
  2249.         if (yuv_format_p)
  2250.                 *yuv_format_p = yuv_format;
  2251.         return result;
  2252. out_unknown:
  2253.         /* R600_ERR("Unable to handle texformat %d %s\n", format, util_format_name(format)); */
  2254.         return ~0;
  2255. }
  2256.  
  2257. uint32_t r600_translate_colorformat(enum chip_class chip, enum pipe_format format)
  2258. {
  2259.         const struct util_format_description *desc = util_format_description(format);
  2260.         int channel = util_format_get_first_non_void_channel(format);
  2261.         bool is_float;
  2262.  
  2263. #define HAS_SIZE(x,y,z,w) \
  2264.         (desc->channel[0].size == (x) && desc->channel[1].size == (y) && \
  2265.          desc->channel[2].size == (z) && desc->channel[3].size == (w))
  2266.  
  2267.         if (format == PIPE_FORMAT_R11G11B10_FLOAT) /* isn't plain */
  2268.                 return V_0280A0_COLOR_10_11_11_FLOAT;
  2269.  
  2270.         if (desc->layout != UTIL_FORMAT_LAYOUT_PLAIN ||
  2271.             channel == -1)
  2272.                 return ~0U;
  2273.  
  2274.         is_float = desc->channel[channel].type == UTIL_FORMAT_TYPE_FLOAT;
  2275.  
  2276.         switch (desc->nr_channels) {
  2277.         case 1:
  2278.                 switch (desc->channel[0].size) {
  2279.                 case 8:
  2280.                         return V_0280A0_COLOR_8;
  2281.                 case 16:
  2282.                         if (is_float)
  2283.                                 return V_0280A0_COLOR_16_FLOAT;
  2284.                         else
  2285.                                 return V_0280A0_COLOR_16;
  2286.                 case 32:
  2287.                         if (is_float)
  2288.                                 return V_0280A0_COLOR_32_FLOAT;
  2289.                         else
  2290.                                 return V_0280A0_COLOR_32;
  2291.                 }
  2292.                 break;
  2293.         case 2:
  2294.                 if (desc->channel[0].size == desc->channel[1].size) {
  2295.                         switch (desc->channel[0].size) {
  2296.                         case 4:
  2297.                                 if (chip <= R700)
  2298.                                         return V_0280A0_COLOR_4_4;
  2299.                                 else
  2300.                                         return ~0U; /* removed on Evergreen */
  2301.                         case 8:
  2302.                                 return V_0280A0_COLOR_8_8;
  2303.                         case 16:
  2304.                                 if (is_float)
  2305.                                         return V_0280A0_COLOR_16_16_FLOAT;
  2306.                                 else
  2307.                                         return V_0280A0_COLOR_16_16;
  2308.                         case 32:
  2309.                                 if (is_float)
  2310.                                         return V_0280A0_COLOR_32_32_FLOAT;
  2311.                                 else
  2312.                                         return V_0280A0_COLOR_32_32;
  2313.                         }
  2314.                 } else if (HAS_SIZE(8,24,0,0)) {
  2315.                         return V_0280A0_COLOR_24_8;
  2316.                 } else if (HAS_SIZE(24,8,0,0)) {
  2317.                         return V_0280A0_COLOR_8_24;
  2318.                 }
  2319.                 break;
  2320.         case 3:
  2321.                 if (HAS_SIZE(5,6,5,0)) {
  2322.                         return V_0280A0_COLOR_5_6_5;
  2323.                 } else if (HAS_SIZE(32,8,24,0)) {
  2324.                         return V_0280A0_COLOR_X24_8_32_FLOAT;
  2325.                 }
  2326.                 break;
  2327.         case 4:
  2328.                 if (desc->channel[0].size == desc->channel[1].size &&
  2329.                     desc->channel[0].size == desc->channel[2].size &&
  2330.                     desc->channel[0].size == desc->channel[3].size) {
  2331.                         switch (desc->channel[0].size) {
  2332.                         case 4:
  2333.                                 return V_0280A0_COLOR_4_4_4_4;
  2334.                         case 8:
  2335.                                 return V_0280A0_COLOR_8_8_8_8;
  2336.                         case 16:
  2337.                                 if (is_float)
  2338.                                         return V_0280A0_COLOR_16_16_16_16_FLOAT;
  2339.                                 else
  2340.                                         return V_0280A0_COLOR_16_16_16_16;
  2341.                         case 32:
  2342.                                 if (is_float)
  2343.                                         return V_0280A0_COLOR_32_32_32_32_FLOAT;
  2344.                                 else
  2345.                                         return V_0280A0_COLOR_32_32_32_32;
  2346.                         }
  2347.                 } else if (HAS_SIZE(5,5,5,1)) {
  2348.                         return V_0280A0_COLOR_1_5_5_5;
  2349.                 } else if (HAS_SIZE(10,10,10,2)) {
  2350.                         return V_0280A0_COLOR_2_10_10_10;
  2351.                 }
  2352.                 break;
  2353.         }
  2354.         return ~0U;
  2355. }
  2356.  
  2357. uint32_t r600_colorformat_endian_swap(uint32_t colorformat)
  2358. {
  2359.         if (R600_BIG_ENDIAN) {
  2360.                 switch(colorformat) {
  2361.                 /* 8-bit buffers. */
  2362.                 case V_0280A0_COLOR_4_4:
  2363.                 case V_0280A0_COLOR_8:
  2364.                         return ENDIAN_NONE;
  2365.  
  2366.                 /* 16-bit buffers. */
  2367.                 case V_0280A0_COLOR_5_6_5:
  2368.                 case V_0280A0_COLOR_1_5_5_5:
  2369.                 case V_0280A0_COLOR_4_4_4_4:
  2370.                 case V_0280A0_COLOR_16:
  2371.                 case V_0280A0_COLOR_8_8:
  2372.                         return ENDIAN_8IN16;
  2373.  
  2374.                 /* 32-bit buffers. */
  2375.                 case V_0280A0_COLOR_8_8_8_8:
  2376.                 case V_0280A0_COLOR_2_10_10_10:
  2377.                 case V_0280A0_COLOR_8_24:
  2378.                 case V_0280A0_COLOR_24_8:
  2379.                 case V_0280A0_COLOR_32_FLOAT:
  2380.                 case V_0280A0_COLOR_16_16_FLOAT:
  2381.                 case V_0280A0_COLOR_16_16:
  2382.                         return ENDIAN_8IN32;
  2383.  
  2384.                 /* 64-bit buffers. */
  2385.                 case V_0280A0_COLOR_16_16_16_16:
  2386.                 case V_0280A0_COLOR_16_16_16_16_FLOAT:
  2387.                         return ENDIAN_8IN16;
  2388.  
  2389.                 case V_0280A0_COLOR_32_32_FLOAT:
  2390.                 case V_0280A0_COLOR_32_32:
  2391.                 case V_0280A0_COLOR_X24_8_32_FLOAT:
  2392.                         return ENDIAN_8IN32;
  2393.  
  2394.                 /* 128-bit buffers. */
  2395.                 case V_0280A0_COLOR_32_32_32_32_FLOAT:
  2396.                 case V_0280A0_COLOR_32_32_32_32:
  2397.                         return ENDIAN_8IN32;
  2398.                 default:
  2399.                         return ENDIAN_NONE; /* Unsupported. */
  2400.                 }
  2401.         } else {
  2402.                 return ENDIAN_NONE;
  2403.         }
  2404. }
  2405.  
  2406. static void r600_invalidate_buffer(struct pipe_context *ctx, struct pipe_resource *buf)
  2407. {
  2408.         struct r600_context *rctx = (struct r600_context*)ctx;
  2409.         struct r600_resource *rbuffer = r600_resource(buf);
  2410.         unsigned i, shader, mask, alignment = rbuffer->buf->alignment;
  2411.         struct r600_pipe_sampler_view *view;
  2412.  
  2413.         /* Reallocate the buffer in the same pipe_resource. */
  2414.         r600_init_resource(&rctx->screen->b, rbuffer, rbuffer->b.b.width0,
  2415.                            alignment, TRUE);
  2416.  
  2417.         /* We changed the buffer, now we need to bind it where the old one was bound. */
  2418.         /* Vertex buffers. */
  2419.         mask = rctx->vertex_buffer_state.enabled_mask;
  2420.         while (mask) {
  2421.                 i = u_bit_scan(&mask);
  2422.                 if (rctx->vertex_buffer_state.vb[i].buffer == &rbuffer->b.b) {
  2423.                         rctx->vertex_buffer_state.dirty_mask |= 1 << i;
  2424.                         r600_vertex_buffers_dirty(rctx);
  2425.                 }
  2426.         }
  2427.         /* Streamout buffers. */
  2428.         for (i = 0; i < rctx->b.streamout.num_targets; i++) {
  2429.                 if (rctx->b.streamout.targets[i]->b.buffer == &rbuffer->b.b) {
  2430.                         if (rctx->b.streamout.begin_emitted) {
  2431.                                 r600_emit_streamout_end(&rctx->b);
  2432.                         }
  2433.                         rctx->b.streamout.append_bitmask = rctx->b.streamout.enabled_mask;
  2434.                         r600_streamout_buffers_dirty(&rctx->b);
  2435.                 }
  2436.         }
  2437.  
  2438.         /* Constant buffers. */
  2439.         for (shader = 0; shader < PIPE_SHADER_TYPES; shader++) {
  2440.                 struct r600_constbuf_state *state = &rctx->constbuf_state[shader];
  2441.                 bool found = false;
  2442.                 uint32_t mask = state->enabled_mask;
  2443.  
  2444.                 while (mask) {
  2445.                         unsigned i = u_bit_scan(&mask);
  2446.                         if (state->cb[i].buffer == &rbuffer->b.b) {
  2447.                                 found = true;
  2448.                                 state->dirty_mask |= 1 << i;
  2449.                         }
  2450.                 }
  2451.                 if (found) {
  2452.                         r600_constant_buffers_dirty(rctx, state);
  2453.                 }
  2454.         }
  2455.  
  2456.         /* Texture buffer objects - update the virtual addresses in descriptors. */
  2457.         LIST_FOR_EACH_ENTRY(view, &rctx->b.texture_buffers, list) {
  2458.                 if (view->base.texture == &rbuffer->b.b) {
  2459.                         unsigned stride = util_format_get_blocksize(view->base.format);
  2460.                         uint64_t offset = (uint64_t)view->base.u.buf.first_element * stride;
  2461.                         uint64_t va = rbuffer->gpu_address + offset;
  2462.  
  2463.                         view->tex_resource_words[0] = va;
  2464.                         view->tex_resource_words[2] &= C_038008_BASE_ADDRESS_HI;
  2465.                         view->tex_resource_words[2] |= S_038008_BASE_ADDRESS_HI(va >> 32);
  2466.                 }
  2467.         }
  2468.         /* Texture buffer objects - make bindings dirty if needed. */
  2469.         for (shader = 0; shader < PIPE_SHADER_TYPES; shader++) {
  2470.                 struct r600_samplerview_state *state = &rctx->samplers[shader].views;
  2471.                 bool found = false;
  2472.                 uint32_t mask = state->enabled_mask;
  2473.  
  2474.                 while (mask) {
  2475.                         unsigned i = u_bit_scan(&mask);
  2476.                         if (state->views[i]->base.texture == &rbuffer->b.b) {
  2477.                                 found = true;
  2478.                                 state->dirty_mask |= 1 << i;
  2479.                         }
  2480.                 }
  2481.                 if (found) {
  2482.                         r600_sampler_views_dirty(rctx, state);
  2483.                 }
  2484.         }
  2485. }
  2486.  
  2487. static void r600_set_occlusion_query_state(struct pipe_context *ctx, bool enable)
  2488. {
  2489.         struct r600_context *rctx = (struct r600_context*)ctx;
  2490.  
  2491.         if (rctx->db_misc_state.occlusion_query_enabled != enable) {
  2492.                 rctx->db_misc_state.occlusion_query_enabled = enable;
  2493.                 rctx->db_misc_state.atom.dirty = true;
  2494.         }
  2495. }
  2496.  
  2497. static void r600_need_gfx_cs_space(struct pipe_context *ctx, unsigned num_dw,
  2498.                                    bool include_draw_vbo)
  2499. {
  2500.         r600_need_cs_space((struct r600_context*)ctx, num_dw, include_draw_vbo);
  2501. }
  2502.  
  2503. /* keep this at the end of this file, please */
  2504. void r600_init_common_state_functions(struct r600_context *rctx)
  2505. {
  2506.         rctx->b.b.create_fs_state = r600_create_ps_state;
  2507.         rctx->b.b.create_vs_state = r600_create_vs_state;
  2508.         rctx->b.b.create_gs_state = r600_create_gs_state;
  2509.         rctx->b.b.create_vertex_elements_state = r600_create_vertex_fetch_shader;
  2510.         rctx->b.b.bind_blend_state = r600_bind_blend_state;
  2511.         rctx->b.b.bind_depth_stencil_alpha_state = r600_bind_dsa_state;
  2512.         rctx->b.b.bind_sampler_states = r600_bind_sampler_states;
  2513.         rctx->b.b.bind_fs_state = r600_bind_ps_state;
  2514.         rctx->b.b.bind_rasterizer_state = r600_bind_rs_state;
  2515.         rctx->b.b.bind_vertex_elements_state = r600_bind_vertex_elements;
  2516.         rctx->b.b.bind_vs_state = r600_bind_vs_state;
  2517.         rctx->b.b.bind_gs_state = r600_bind_gs_state;
  2518.         rctx->b.b.delete_blend_state = r600_delete_blend_state;
  2519.         rctx->b.b.delete_depth_stencil_alpha_state = r600_delete_dsa_state;
  2520.         rctx->b.b.delete_fs_state = r600_delete_ps_state;
  2521.         rctx->b.b.delete_rasterizer_state = r600_delete_rs_state;
  2522.         rctx->b.b.delete_sampler_state = r600_delete_sampler_state;
  2523.         rctx->b.b.delete_vertex_elements_state = r600_delete_vertex_elements;
  2524.         rctx->b.b.delete_vs_state = r600_delete_vs_state;
  2525.         rctx->b.b.delete_gs_state = r600_delete_gs_state;
  2526.         rctx->b.b.set_blend_color = r600_set_blend_color;
  2527.         rctx->b.b.set_clip_state = r600_set_clip_state;
  2528.         rctx->b.b.set_constant_buffer = r600_set_constant_buffer;
  2529.         rctx->b.b.set_sample_mask = r600_set_sample_mask;
  2530.         rctx->b.b.set_stencil_ref = r600_set_pipe_stencil_ref;
  2531.         rctx->b.b.set_viewport_states = r600_set_viewport_states;
  2532.         rctx->b.b.set_vertex_buffers = r600_set_vertex_buffers;
  2533.         rctx->b.b.set_index_buffer = r600_set_index_buffer;
  2534.         rctx->b.b.set_sampler_views = r600_set_sampler_views;
  2535.         rctx->b.b.sampler_view_destroy = r600_sampler_view_destroy;
  2536.         rctx->b.b.texture_barrier = r600_texture_barrier;
  2537.         rctx->b.b.set_stream_output_targets = r600_set_streamout_targets;
  2538.         rctx->b.b.draw_vbo = r600_draw_vbo;
  2539.         rctx->b.invalidate_buffer = r600_invalidate_buffer;
  2540.         rctx->b.set_occlusion_query_state = r600_set_occlusion_query_state;
  2541.         rctx->b.need_gfx_cs_space = r600_need_gfx_cs_space;
  2542. }
  2543.  
  2544. void r600_trace_emit(struct r600_context *rctx)
  2545. {
  2546.         struct r600_screen *rscreen = rctx->screen;
  2547.         struct radeon_winsys_cs *cs = rctx->b.rings.gfx.cs;
  2548.         uint64_t va;
  2549.         uint32_t reloc;
  2550.  
  2551.         va = rscreen->b.trace_bo->gpu_address;
  2552.         reloc = r600_context_bo_reloc(&rctx->b, &rctx->b.rings.gfx, rscreen->b.trace_bo,
  2553.                                       RADEON_USAGE_READWRITE, RADEON_PRIO_MIN);
  2554.         radeon_emit(cs, PKT3(PKT3_MEM_WRITE, 3, 0));
  2555.         radeon_emit(cs, va & 0xFFFFFFFFUL);
  2556.         radeon_emit(cs, (va >> 32UL) & 0xFFUL);
  2557.         radeon_emit(cs, cs->cdw);
  2558.         radeon_emit(cs, rscreen->b.cs_count);
  2559.         radeon_emit(cs, PKT3(PKT3_NOP, 0, 0));
  2560.         radeon_emit(cs, reloc);
  2561. }
  2562.