Subversion Repositories Kolibri OS

Rev

Rev 954 | Go to most recent revision | Blame | Last modification | View Log | Download | RSS feed

  1.  
  2.  
  3. int Init3DEngine(RHDPtr info)
  4. {
  5.     u32_t gb_tile_config, su_reg_dest, vap_cntl;
  6.  
  7.     u32_t *ring;
  8.     u32_t ifl;
  9.  
  10.    // info->texW[0] = info->texH[0] = info->texW[1] = info->texH[1] = 1;
  11.  
  12.     ifl = safe_cli();
  13.  
  14.     if (IS_R300_3D || IS_R500_3D) {
  15.  
  16.         BEGIN_ACCEL(3);
  17.         OUT_ACCEL_REG(R300_RB3D_DSTCACHE_CTLSTAT, R300_DC_FLUSH_3D | R300_DC_FREE_3D);
  18.         OUT_ACCEL_REG(R300_RB3D_ZCACHE_CTLSTAT, R300_ZC_FLUSH | R300_ZC_FREE);
  19.         OUT_ACCEL_REG(RADEON_WAIT_UNTIL, RADEON_WAIT_2D_IDLECLEAN | RADEON_WAIT_3D_IDLECLEAN);
  20.         FINISH_ACCEL();
  21.  
  22.         gb_tile_config = (R300_ENABLE_TILING | R300_TILE_SIZE_16 | R300_SUBPIXEL_1_16);
  23.  
  24.         switch(info->num_gb_pipes)
  25.         {
  26.             case 2: gb_tile_config |= R300_PIPE_COUNT_R300; break;
  27.             case 3: gb_tile_config |= R300_PIPE_COUNT_R420_3P; break;
  28.             case 4: gb_tile_config |= R300_PIPE_COUNT_R420; break;
  29.             default:
  30.             case 1: gb_tile_config |= R300_PIPE_COUNT_RV350; break;
  31.         }
  32.  
  33.         BEGIN_ACCEL(5);
  34.         OUT_ACCEL_REG(R300_GB_TILE_CONFIG, gb_tile_config);
  35.         OUT_ACCEL_REG(RADEON_WAIT_UNTIL, RADEON_WAIT_2D_IDLECLEAN | RADEON_WAIT_3D_IDLECLEAN);
  36.         OUT_ACCEL_REG(R300_DST_PIPE_CONFIG, R300_PIPE_AUTO_CONFIG);
  37.         OUT_ACCEL_REG(R300_GB_SELECT, 0);
  38.         OUT_ACCEL_REG(R300_GB_ENABLE, 0);
  39.         FINISH_ACCEL();
  40.  
  41.         if (IS_R500_3D) {
  42.         su_reg_dest = ((1 << info->num_gb_pipes) - 1);
  43.             BEGIN_ACCEL(2);
  44.             OUT_ACCEL_REG(R500_SU_REG_DEST, su_reg_dest);
  45.             OUT_ACCEL_REG(R500_VAP_INDEX_OFFSET, 0);
  46.             FINISH_ACCEL();
  47.         }
  48.  
  49.         BEGIN_ACCEL(3);
  50.         OUT_ACCEL_REG(R300_RB3D_DSTCACHE_CTLSTAT, R300_DC_FLUSH_3D | R300_DC_FREE_3D);
  51.         OUT_ACCEL_REG(R300_RB3D_ZCACHE_CTLSTAT, R300_ZC_FLUSH | R300_ZC_FREE);
  52.         OUT_ACCEL_REG(RADEON_WAIT_UNTIL, RADEON_WAIT_2D_IDLECLEAN | RADEON_WAIT_3D_IDLECLEAN);
  53.         FINISH_ACCEL();
  54.  
  55.         BEGIN_ACCEL(5);
  56.         OUT_ACCEL_REG(R300_GB_AA_CONFIG, 0);
  57.         OUT_ACCEL_REG(R300_RB3D_DSTCACHE_CTLSTAT, R300_DC_FLUSH_3D | R300_DC_FREE_3D);
  58.         OUT_ACCEL_REG(R300_RB3D_ZCACHE_CTLSTAT, R300_ZC_FLUSH | R300_ZC_FREE);
  59.         OUT_ACCEL_REG(R300_GB_MSPOS0, ((8 << R300_MS_X0_SHIFT) |
  60.                                        (8 << R300_MS_Y0_SHIFT) |
  61.                                        (8 << R300_MS_X1_SHIFT) |
  62.                                        (8 << R300_MS_Y1_SHIFT) |
  63.                                        (8 << R300_MS_X2_SHIFT) |
  64.                                        (8 << R300_MS_Y2_SHIFT) |
  65.                                        (8 << R300_MSBD0_Y_SHIFT) |
  66.                                        (7 << R300_MSBD0_X_SHIFT)));
  67.         OUT_ACCEL_REG(R300_GB_MSPOS1, ((8 << R300_MS_X3_SHIFT) |
  68.                                        (8 << R300_MS_Y3_SHIFT) |
  69.                                        (8 << R300_MS_X4_SHIFT) |
  70.                                        (8 << R300_MS_Y4_SHIFT) |
  71.                                        (8 << R300_MS_X5_SHIFT) |
  72.                                        (8 << R300_MS_Y5_SHIFT) |
  73.                                        (8 << R300_MSBD1_SHIFT)));
  74.         FINISH_ACCEL();
  75.  
  76.         BEGIN_ACCEL(5);
  77.         OUT_ACCEL_REG(R300_GA_ENHANCE, R300_GA_DEADLOCK_CNTL | R300_GA_FASTSYNC_CNTL);
  78.         OUT_ACCEL_REG(R300_GA_POLY_MODE, R300_FRONT_PTYPE_TRIANGE | R300_BACK_PTYPE_TRIANGE);
  79.         OUT_ACCEL_REG(R300_GA_ROUND_MODE, (R300_GEOMETRY_ROUND_NEAREST |
  80.                                           R300_COLOR_ROUND_NEAREST));
  81.         OUT_ACCEL_REG(R300_GA_COLOR_CONTROL, (R300_RGB0_SHADING_GOURAUD |
  82.                                               R300_ALPHA0_SHADING_GOURAUD |
  83.                                               R300_RGB1_SHADING_GOURAUD |
  84.                                               R300_ALPHA1_SHADING_GOURAUD |
  85.                                               R300_RGB2_SHADING_GOURAUD |
  86.                                               R300_ALPHA2_SHADING_GOURAUD |
  87.                                               R300_RGB3_SHADING_GOURAUD |
  88.                                               R300_ALPHA3_SHADING_GOURAUD));
  89.         OUT_ACCEL_REG(R300_GA_OFFSET, 0);
  90.         FINISH_ACCEL();
  91.  
  92.         BEGIN_ACCEL(5);
  93.         OUT_ACCEL_REG(R300_SU_TEX_WRAP, 0);
  94.         OUT_ACCEL_REG(R300_SU_POLY_OFFSET_ENABLE, 0);
  95.         OUT_ACCEL_REG(R300_SU_CULL_MODE, R300_FACE_NEG);
  96.         OUT_ACCEL_REG(R300_SU_DEPTH_SCALE, 0x4b7fffff);
  97.         OUT_ACCEL_REG(R300_SU_DEPTH_OFFSET, 0);
  98.         FINISH_ACCEL();
  99.  
  100.         /* setup the VAP */
  101.         if (info->has_tcl)
  102.             vap_cntl = ((5 << R300_PVS_NUM_SLOTS_SHIFT) |
  103.                         (5 << R300_PVS_NUM_CNTLRS_SHIFT) |
  104.                         (9 << R300_VF_MAX_VTX_NUM_SHIFT));
  105.         else
  106.             vap_cntl = ((10 << R300_PVS_NUM_SLOTS_SHIFT) |
  107.                         (5 << R300_PVS_NUM_CNTLRS_SHIFT) |
  108.                         (5 << R300_VF_MAX_VTX_NUM_SHIFT));
  109.  
  110.         if (info->ChipFamily == CHIP_FAMILY_RV515)
  111.             vap_cntl |= (2 << R300_PVS_NUM_FPUS_SHIFT);
  112.         else if ((info->ChipFamily == CHIP_FAMILY_RV530) ||
  113.                  (info->ChipFamily == CHIP_FAMILY_RV560) ||
  114.                  (info->ChipFamily == CHIP_FAMILY_RV570))
  115.             vap_cntl |= (5 << R300_PVS_NUM_FPUS_SHIFT);
  116.         else if ((info->ChipFamily == CHIP_FAMILY_RV410) ||
  117.                  (info->ChipFamily == CHIP_FAMILY_R420))
  118.             vap_cntl |= (6 << R300_PVS_NUM_FPUS_SHIFT);
  119.         else if ((info->ChipFamily == CHIP_FAMILY_R520) ||
  120.                  (info->ChipFamily == CHIP_FAMILY_R580))
  121.             vap_cntl |= (8 << R300_PVS_NUM_FPUS_SHIFT);
  122.         else
  123.             vap_cntl |= (4 << R300_PVS_NUM_FPUS_SHIFT);
  124.  
  125.     if (info->has_tcl)
  126.         BEGIN_ACCEL(15)
  127.         else
  128.             BEGIN_ACCEL(9);
  129.  
  130.         OUT_ACCEL_REG(R300_VAP_VTX_STATE_CNTL, 0);
  131.         OUT_ACCEL_REG(R300_VAP_PVS_STATE_FLUSH_REG, 0);
  132.  
  133.         if (info->has_tcl)
  134.             OUT_ACCEL_REG(R300_VAP_CNTL_STATUS, 0);
  135.         else
  136.             OUT_ACCEL_REG(R300_VAP_CNTL_STATUS, R300_PVS_BYPASS);
  137.         OUT_ACCEL_REG(R300_VAP_CNTL, vap_cntl);
  138.         OUT_ACCEL_REG(R300_VAP_PVS_STATE_FLUSH_REG, 0);
  139.         OUT_ACCEL_REG(R300_VAP_VTE_CNTL, R300_VTX_XY_FMT | R300_VTX_Z_FMT);
  140.         OUT_ACCEL_REG(R300_VAP_PSC_SGN_NORM_CNTL, 0);
  141.  
  142.         OUT_ACCEL_REG(R300_VAP_PROG_STREAM_CNTL_EXT_0,
  143.                     ((R300_SWIZZLE_SELECT_X << R300_SWIZZLE_SELECT_X_0_SHIFT) |
  144.                      (R300_SWIZZLE_SELECT_Y << R300_SWIZZLE_SELECT_Y_0_SHIFT) |
  145.                      (R300_SWIZZLE_SELECT_Z << R300_SWIZZLE_SELECT_Z_0_SHIFT) |
  146.                      (R300_SWIZZLE_SELECT_W << R300_SWIZZLE_SELECT_W_0_SHIFT) |
  147.                        ((R300_WRITE_ENA_X | R300_WRITE_ENA_Y | R300_WRITE_ENA_Z | R300_WRITE_ENA_W)
  148.                         << R300_WRITE_ENA_0_SHIFT) |
  149.                      (R300_SWIZZLE_SELECT_X << R300_SWIZZLE_SELECT_X_1_SHIFT) |
  150.                      (R300_SWIZZLE_SELECT_Y << R300_SWIZZLE_SELECT_Y_1_SHIFT) |
  151.                      (R300_SWIZZLE_SELECT_Z << R300_SWIZZLE_SELECT_Z_1_SHIFT) |
  152.                      (R300_SWIZZLE_SELECT_W << R300_SWIZZLE_SELECT_W_1_SHIFT) |
  153.                        ((R300_WRITE_ENA_X | R300_WRITE_ENA_Y | R300_WRITE_ENA_Z | R300_WRITE_ENA_W)
  154.                         << R300_WRITE_ENA_1_SHIFT)));
  155.         OUT_ACCEL_REG(R300_VAP_PROG_STREAM_CNTL_EXT_1,
  156.                      ((R300_SWIZZLE_SELECT_X << R300_SWIZZLE_SELECT_X_2_SHIFT) |
  157.                       (R300_SWIZZLE_SELECT_Y << R300_SWIZZLE_SELECT_Y_2_SHIFT) |
  158.                       (R300_SWIZZLE_SELECT_Z << R300_SWIZZLE_SELECT_Z_2_SHIFT) |
  159.                       (R300_SWIZZLE_SELECT_W << R300_SWIZZLE_SELECT_W_2_SHIFT) |
  160.                        ((R300_WRITE_ENA_X | R300_WRITE_ENA_Y | R300_WRITE_ENA_Z | R300_WRITE_ENA_W)
  161.                         << R300_WRITE_ENA_2_SHIFT)));
  162.  
  163.     if (info->has_tcl) {
  164.             OUT_ACCEL_REG(R300_VAP_PVS_FLOW_CNTL_OPC, 0);
  165.             OUT_ACCEL_REG(R300_VAP_GB_VERT_CLIP_ADJ, 0x3f800000);
  166.             OUT_ACCEL_REG(R300_VAP_GB_VERT_DISC_ADJ, 0x3f800000);
  167.             OUT_ACCEL_REG(R300_VAP_GB_HORZ_CLIP_ADJ, 0x3f800000);
  168.             OUT_ACCEL_REG(R300_VAP_GB_HORZ_DISC_ADJ, 0x3f800000);
  169.             OUT_ACCEL_REG(R300_VAP_CLIP_CNTL, R300_CLIP_DISABLE);
  170.         }
  171.         FINISH_ACCEL();
  172.  
  173.         /* pre-load the vertex shaders */
  174.     if (info->has_tcl) {
  175.         /* exa mask/Xv bicubic shader program
  176.  
  177.            dcl_position   v0
  178.            dcl_texcoord   v1
  179.            dcl_texcoord1  v2
  180.  
  181.            mov oPos,  v0
  182.            mov oT0,   v1
  183.            mov oT1,   v2      */
  184.  
  185.  
  186.             BEGIN_ACCEL(13);
  187.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_INDX_REG, 0);
  188.             /* PVS inst 0 */
  189.             OUT_ACCEL_REG (R300_VAP_PVS_VECTOR_DATA_REG,
  190.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  191.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  192.                            R300_PVS_DST_OFFSET(0) |
  193.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  194.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  195.             OUT_ACCEL_REG (R300_VAP_PVS_VECTOR_DATA_REG,
  196.                       (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  197.                        R300_PVS_SRC_OFFSET(0) |
  198.                        R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  199.                        R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  200.                        R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  201.                        R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  202.             OUT_ACCEL_REG (R300_VAP_PVS_VECTOR_DATA_REG,
  203.                       (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  204.                        R300_PVS_SRC_OFFSET(0) |
  205.                        R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  206.                        R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  207.                        R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  208.                        R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  209.             OUT_ACCEL_REG (R300_VAP_PVS_VECTOR_DATA_REG,
  210.                       (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  211.                        R300_PVS_SRC_OFFSET(0) |
  212.                        R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  213.                        R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  214.                        R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  215.                        R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  216.  
  217.             /* PVS inst 1 */
  218.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  219.                      (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  220.                       R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  221.                       R300_PVS_DST_OFFSET(1) |
  222.                       R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  223.                       R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  224.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  225.                      (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  226.                       R300_PVS_SRC_OFFSET(6) |
  227.                       R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  228.                       R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  229.                       R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  230.                       R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  231.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  232.                      (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  233.                       R300_PVS_SRC_OFFSET(6) |
  234.                       R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  235.                       R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  236.                       R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  237.                       R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  238.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  239.                      (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  240.                       R300_PVS_SRC_OFFSET(6) |
  241.                       R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  242.                       R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  243.                       R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  244.                       R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  245.  
  246.             /* PVS inst 2 */
  247.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  248.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  249.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  250.                            R300_PVS_DST_OFFSET(2) |
  251.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  252.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  253.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  254.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  255.                            R300_PVS_SRC_OFFSET(7) |
  256.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  257.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  258.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  259.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  260.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  261.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  262.                            R300_PVS_SRC_OFFSET(7) |
  263.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  264.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  265.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  266.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  267.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  268.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  269.                            R300_PVS_SRC_OFFSET(7) |
  270.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  271.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  272.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  273.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  274.             FINISH_ACCEL();
  275.  
  276.             BEGIN_ACCEL(9);
  277.  
  278.         /* exa no mask instruction
  279.  
  280.              dcl_position   v0
  281.              dcl_texcoord   v1
  282.  
  283.              mov oPos,  v0
  284.              mov oT0,   v1      */
  285.  
  286.  
  287.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_INDX_REG, 3);
  288.             /* PVS inst 0 */
  289.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  290.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  291.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  292.                            R300_PVS_DST_OFFSET(0) |
  293.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  294.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  295.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  296.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  297.                            R300_PVS_SRC_OFFSET(0) |
  298.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  299.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  300.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  301.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  302.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  303.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  304.                            R300_PVS_SRC_OFFSET(0) |
  305.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  306.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  307.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  308.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  309.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  310.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  311.                            R300_PVS_SRC_OFFSET(0) |
  312.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  313.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  314.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  315.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  316.  
  317.             /* PVS inst 1 */
  318.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  319.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  320.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  321.                            R300_PVS_DST_OFFSET(1) |
  322.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  323.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  324.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  325.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  326.                            R300_PVS_SRC_OFFSET(6) |
  327.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  328.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  329.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  330.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  331.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  332.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  333.                            R300_PVS_SRC_OFFSET(6) |
  334.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  335.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  336.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  337.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  338.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  339.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  340.                            R300_PVS_SRC_OFFSET(6) |
  341.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  342.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  343.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  344.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  345.             FINISH_ACCEL();
  346.  
  347.             /* Xv shader program */
  348.             BEGIN_ACCEL(9);
  349.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_INDX_REG, 5);
  350.  
  351.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  352.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  353.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  354.                            R300_PVS_DST_OFFSET(0) |
  355.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  356.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  357.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  358.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  359.                            R300_PVS_SRC_OFFSET(0) |
  360.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  361.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  362.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  363.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  364.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  365.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  366.                            R300_PVS_SRC_OFFSET(0) |
  367.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  368.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  369.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  370.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  371.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  372.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  373.                            R300_PVS_SRC_OFFSET(0) |
  374.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  375.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  376.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  377.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  378.  
  379.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  380.                           (R300_PVS_DST_OPCODE(R300_VE_ADD) |
  381.                            R300_PVS_DST_REG_TYPE(R300_PVS_DST_REG_OUT) |
  382.                            R300_PVS_DST_OFFSET(1) |
  383.                            R300_PVS_DST_WE_X | R300_PVS_DST_WE_Y |
  384.                            R300_PVS_DST_WE_Z | R300_PVS_DST_WE_W));
  385.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  386.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  387.                            R300_PVS_SRC_OFFSET(6) |
  388.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_X) |
  389.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_Y) |
  390.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_Z) |
  391.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_W)));
  392.            OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  393.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  394.                            R300_PVS_SRC_OFFSET(6) |
  395.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  396.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  397.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  398.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  399.             OUT_ACCEL_REG(R300_VAP_PVS_VECTOR_DATA_REG,
  400.                           (R300_PVS_SRC_REG_TYPE(R300_PVS_SRC_REG_INPUT) |
  401.                            R300_PVS_SRC_OFFSET(6) |
  402.                            R300_PVS_SRC_SWIZZLE_X(R300_PVS_SRC_SELECT_FORCE_0) |
  403.                            R300_PVS_SRC_SWIZZLE_Y(R300_PVS_SRC_SELECT_FORCE_0) |
  404.                            R300_PVS_SRC_SWIZZLE_Z(R300_PVS_SRC_SELECT_FORCE_0) |
  405.                            R300_PVS_SRC_SWIZZLE_W(R300_PVS_SRC_SELECT_FORCE_0)));
  406.             FINISH_ACCEL();
  407.         }
  408.  
  409.         /* pre-load the RS instructions */
  410.         BEGIN_ACCEL(4);
  411.         if (IS_R300_3D) {
  412.             /* rasterizer source table
  413.              * R300_RS_TEX_PTR is the offset into the input RS stream
  414.              * 0,1 are tex0
  415.              * 2,3 are tex1
  416.              */
  417.             OUT_ACCEL_REG(R300_RS_IP_0,
  418.                           (R300_RS_TEX_PTR(0) |
  419.                            R300_RS_SEL_S(R300_RS_SEL_C0) |
  420.                            R300_RS_SEL_T(R300_RS_SEL_C1) |
  421.                            R300_RS_SEL_R(R300_RS_SEL_K0) |
  422.                            R300_RS_SEL_Q(R300_RS_SEL_K1)));
  423.             OUT_ACCEL_REG(R300_RS_IP_1,
  424.                           (R300_RS_TEX_PTR(2) |
  425.                            R300_RS_SEL_S(R300_RS_SEL_C0) |
  426.                            R300_RS_SEL_T(R300_RS_SEL_C1) |
  427.                            R300_RS_SEL_R(R300_RS_SEL_K0) |
  428.                            R300_RS_SEL_Q(R300_RS_SEL_K1)));
  429.             /* src tex */
  430.             /* R300_INST_TEX_ID - select the RS source table entry
  431.              * R300_INST_TEX_ADDR - the FS temp register for the texture data
  432.              */
  433.             OUT_ACCEL_REG(R300_RS_INST_0, (R300_INST_TEX_ID(0) |
  434.                                            R300_RS_INST_TEX_CN_WRITE |
  435.                                            R300_INST_TEX_ADDR(0)));
  436.             /* mask tex */
  437.             OUT_ACCEL_REG(R300_RS_INST_1, (R300_INST_TEX_ID(1) |
  438.                                            R300_RS_INST_TEX_CN_WRITE |
  439.                                            R300_INST_TEX_ADDR(1)));
  440.  
  441.         } else {
  442.             /* rasterizer source table
  443.              * R300_RS_TEX_PTR is the offset into the input RS stream
  444.              * 0,1 are tex0
  445.              * 2,3 are tex1
  446.              */
  447.             OUT_ACCEL_REG(R500_RS_IP_0, ((0 << R500_RS_IP_TEX_PTR_S_SHIFT) |
  448.                                          (1 << R500_RS_IP_TEX_PTR_T_SHIFT) |
  449.                                          (R500_RS_IP_PTR_K0 << R500_RS_IP_TEX_PTR_R_SHIFT) |
  450.                                          (R500_RS_IP_PTR_K1 << R500_RS_IP_TEX_PTR_Q_SHIFT)));
  451.  
  452.            OUT_ACCEL_REG(R500_RS_IP_1, ((2 << R500_RS_IP_TEX_PTR_S_SHIFT) |
  453.                                          (3 << R500_RS_IP_TEX_PTR_T_SHIFT) |
  454.                                          (R500_RS_IP_PTR_K0 << R500_RS_IP_TEX_PTR_R_SHIFT) |
  455.                                          (R500_RS_IP_PTR_K1 << R500_RS_IP_TEX_PTR_Q_SHIFT)));
  456.             /* src tex */
  457.             /* R500_RS_INST_TEX_ID_SHIFT - select the RS source table entry
  458.              * R500_RS_INST_TEX_ADDR_SHIFT - the FS temp register for the texture data
  459.              */
  460.           OUT_ACCEL_REG(R500_RS_INST_0, ((0 << R500_RS_INST_TEX_ID_SHIFT) |
  461.                           R500_RS_INST_TEX_CN_WRITE |
  462.                                            (0 << R500_RS_INST_TEX_ADDR_SHIFT)));
  463.             /* mask tex */
  464.           OUT_ACCEL_REG(R500_RS_INST_1, ((1 << R500_RS_INST_TEX_ID_SHIFT) |
  465.                                            R500_RS_INST_TEX_CN_WRITE |
  466.                                            (1 << R500_RS_INST_TEX_ADDR_SHIFT)));
  467.         }
  468.         FINISH_ACCEL();
  469.  
  470.         /* pre-load FS tex instructions */
  471.         if (IS_R300_3D) {
  472.             BEGIN_ACCEL(2);
  473.             /* tex inst for src texture */
  474.            OUT_ACCEL_REG(R300_US_TEX_INST_0,
  475.                           (R300_TEX_SRC_ADDR(0) |
  476.                            R300_TEX_DST_ADDR(0) |
  477.                            R300_TEX_ID(0) |
  478.                            R300_TEX_INST(R300_TEX_INST_LD)));
  479.  
  480.             /* tex inst for mask texture */
  481.           OUT_ACCEL_REG(R300_US_TEX_INST_1,
  482.                           (R300_TEX_SRC_ADDR(1) |
  483.                            R300_TEX_DST_ADDR(1) |
  484.                            R300_TEX_ID(1) |
  485.                            R300_TEX_INST(R300_TEX_INST_LD)));
  486.             FINISH_ACCEL();
  487.         }
  488.  
  489.         if (IS_R300_3D) {
  490.             BEGIN_ACCEL(8);
  491.             OUT_ACCEL_REG(R300_US_CONFIG, (0 << R300_NLEVEL_SHIFT) | R300_FIRST_TEX);
  492.             OUT_ACCEL_REG(R300_US_CODE_ADDR_0,
  493.                           (R300_ALU_START(0) |
  494.                            R300_ALU_SIZE(0) |
  495.                            R300_TEX_START(0) |
  496.                            R300_TEX_SIZE(0)));
  497.             OUT_ACCEL_REG(R300_US_CODE_ADDR_1,
  498.                           (R300_ALU_START(0) |
  499.                            R300_ALU_SIZE(0) |
  500.                            R300_TEX_START(0) |
  501.                            R300_TEX_SIZE(0)));
  502.             OUT_ACCEL_REG(R300_US_CODE_ADDR_2,
  503.                           (R300_ALU_START(0) |
  504.                            R300_ALU_SIZE(0) |
  505.                            R300_TEX_START(0) |
  506.                            R300_TEX_SIZE(0)));
  507.         } else {
  508.             BEGIN_ACCEL(6);
  509.             OUT_ACCEL_REG(R300_US_CONFIG, R500_ZERO_TIMES_ANYTHING_EQUALS_ZERO);
  510.             OUT_ACCEL_REG(R500_US_FC_CTRL, 0);
  511.         }
  512.         OUT_ACCEL_REG(R300_US_W_FMT, 0);
  513.         OUT_ACCEL_REG(R300_US_OUT_FMT_1, (R300_OUT_FMT_UNUSED |
  514.                                           R300_OUT_FMT_C0_SEL_BLUE |
  515.                                           R300_OUT_FMT_C1_SEL_GREEN |
  516.                                           R300_OUT_FMT_C2_SEL_RED |
  517.                                           R300_OUT_FMT_C3_SEL_ALPHA));
  518.         OUT_ACCEL_REG(R300_US_OUT_FMT_2, (R300_OUT_FMT_UNUSED |
  519.                                           R300_OUT_FMT_C0_SEL_BLUE |
  520.                                           R300_OUT_FMT_C1_SEL_GREEN |
  521.                                           R300_OUT_FMT_C2_SEL_RED |
  522.                                           R300_OUT_FMT_C3_SEL_ALPHA));
  523.         OUT_ACCEL_REG(R300_US_OUT_FMT_3, (R300_OUT_FMT_UNUSED |
  524.                                           R300_OUT_FMT_C0_SEL_BLUE |
  525.                                           R300_OUT_FMT_C1_SEL_GREEN |
  526.                                           R300_OUT_FMT_C2_SEL_RED |
  527.                                           R300_OUT_FMT_C3_SEL_ALPHA));
  528.         FINISH_ACCEL();
  529.  
  530.  
  531.         BEGIN_ACCEL(3);
  532.         OUT_ACCEL_REG(R300_FG_DEPTH_SRC, 0);
  533.         OUT_ACCEL_REG(R300_FG_FOG_BLEND, 0);
  534.         OUT_ACCEL_REG(R300_FG_ALPHA_FUNC, 0);
  535.         FINISH_ACCEL();
  536.  
  537.         BEGIN_ACCEL(13);
  538.         OUT_ACCEL_REG(R300_RB3D_ABLENDCNTL, 0);
  539.         OUT_ACCEL_REG(R300_RB3D_ZSTENCILCNTL, 0);
  540.         OUT_ACCEL_REG(R300_RB3D_ZCACHE_CTLSTAT, R300_ZC_FLUSH | R300_ZC_FREE);
  541.         OUT_ACCEL_REG(R300_RB3D_BW_CNTL, 0);
  542.         OUT_ACCEL_REG(R300_RB3D_ZCNTL, 0);
  543.         OUT_ACCEL_REG(R300_RB3D_ZTOP, 0);
  544.         OUT_ACCEL_REG(R300_RB3D_ROPCNTL, 0);
  545.  
  546.         OUT_ACCEL_REG(R300_RB3D_AARESOLVE_CTL, 0);
  547.         OUT_ACCEL_REG(R300_RB3D_COLOR_CHANNEL_MASK, (R300_BLUE_MASK_EN |
  548.                                                      R300_GREEN_MASK_EN |
  549.                                                      R300_RED_MASK_EN |
  550.                                                      R300_ALPHA_MASK_EN));
  551.         OUT_ACCEL_REG(R300_RB3D_DSTCACHE_CTLSTAT, R300_DC_FLUSH_3D | R300_DC_FREE_3D);
  552.         OUT_ACCEL_REG(R300_RB3D_CCTL, 0);
  553.         OUT_ACCEL_REG(R300_RB3D_DITHER_CTL, 0);
  554.         OUT_ACCEL_REG(R300_RB3D_DSTCACHE_CTLSTAT, R300_DC_FLUSH_3D | R300_DC_FREE_3D);
  555.         FINISH_ACCEL();
  556.  
  557.         BEGIN_ACCEL(7);
  558.         OUT_ACCEL_REG(R300_SC_EDGERULE, 0xA5294A5);
  559.         OUT_ACCEL_REG(R300_SC_SCISSOR0, ((0 << R300_SCISSOR_X_SHIFT) |
  560.                                          (0 << R300_SCISSOR_Y_SHIFT)));
  561.         OUT_ACCEL_REG(R300_SC_SCISSOR1, ((8191 << R300_SCISSOR_X_SHIFT) |
  562.                                          (8191 << R300_SCISSOR_Y_SHIFT)));
  563.  
  564.         if (IS_R300_3D) {
  565.             /* clip has offset 1440 */
  566.             OUT_ACCEL_REG(R300_SC_CLIP_0_A, ((1088 << R300_CLIP_X_SHIFT) |
  567.                                          (1088 << R300_CLIP_Y_SHIFT)));
  568.             OUT_ACCEL_REG(R300_SC_CLIP_0_B, (((1080 + 2920) << R300_CLIP_X_SHIFT) |
  569.                                          ((1080 + 2920) << R300_CLIP_Y_SHIFT)));
  570.         } else {
  571.             OUT_ACCEL_REG(R300_SC_CLIP_0_A, ((0 << R300_CLIP_X_SHIFT) |
  572.                                          (0 << R300_CLIP_Y_SHIFT)));
  573.             OUT_ACCEL_REG(R300_SC_CLIP_0_B, ((4080 << R300_CLIP_X_SHIFT) |
  574.                                          (4080 << R300_CLIP_Y_SHIFT)));
  575.         }
  576.         OUT_ACCEL_REG(R300_SC_CLIP_RULE, 0xAAAA);
  577.         OUT_ACCEL_REG(R300_SC_SCREENDOOR, 0xffffff);
  578.         FINISH_ACCEL();
  579.     } else if ((info->ChipFamily == CHIP_FAMILY_RV250) ||
  580.              (info->ChipFamily == CHIP_FAMILY_RV280) ||
  581.              (info->ChipFamily == CHIP_FAMILY_RS300) ||
  582.                (info->ChipFamily == CHIP_FAMILY_R200)) {
  583.  
  584.         BEGIN_ACCEL(7);
  585.         if (info->ChipFamily == CHIP_FAMILY_RS300) {
  586.             OUT_ACCEL_REG(R200_SE_VAP_CNTL_STATUS, RADEON_TCL_BYPASS);
  587.         } else {
  588.             OUT_ACCEL_REG(R200_SE_VAP_CNTL_STATUS, 0);
  589.         }
  590.         OUT_ACCEL_REG(R200_PP_CNTL_X, 0);
  591.         OUT_ACCEL_REG(R200_PP_TXMULTI_CTL_0, 0);
  592.         OUT_ACCEL_REG(R200_SE_VTX_STATE_CNTL, 0);
  593.         OUT_ACCEL_REG(R200_RE_CNTL, 0x0);
  594.         OUT_ACCEL_REG(R200_SE_VTE_CNTL, 0);
  595.         OUT_ACCEL_REG(R200_SE_VAP_CNTL, R200_VAP_FORCE_W_TO_ONE |
  596.                         R200_VAP_VF_MAX_VTX_NUM);
  597.         FINISH_ACCEL();
  598.  
  599.         BEGIN_ACCEL(5);
  600.         OUT_ACCEL_REG(RADEON_RE_TOP_LEFT, 0);
  601.         OUT_ACCEL_REG(RADEON_RE_WIDTH_HEIGHT, 0x07ff07ff);
  602.         OUT_ACCEL_REG(RADEON_AUX_SC_CNTL, 0);
  603.         OUT_ACCEL_REG(RADEON_RB3D_PLANEMASK, 0xffffffff);
  604.         OUT_ACCEL_REG(RADEON_SE_CNTL, (RADEON_DIFFUSE_SHADE_GOURAUD |
  605.                                        RADEON_BFACE_SOLID |
  606.                                        RADEON_FFACE_SOLID |
  607.                                        RADEON_VTX_PIX_CENTER_OGL |
  608.                                        RADEON_ROUND_MODE_ROUND |
  609.                                        RADEON_ROUND_PREC_4TH_PIX));
  610.         FINISH_ACCEL();
  611.     } else {
  612.         BEGIN_ACCEL(2);
  613.         if ((info->ChipFamily == CHIP_FAMILY_RADEON) ||
  614.             (info->ChipFamily == CHIP_FAMILY_RV200))
  615.             OUT_ACCEL_REG(RADEON_SE_CNTL_STATUS, 0);
  616.         else
  617.             OUT_ACCEL_REG(RADEON_SE_CNTL_STATUS, RADEON_TCL_BYPASS);
  618.     OUT_ACCEL_REG(RADEON_SE_COORD_FMT, RADEON_VTX_XY_PRE_MULT_1_OVER_W0 |
  619.                                        RADEON_VTX_ST0_NONPARAMETRIC     |
  620.                                        RADEON_VTX_ST1_NONPARAMETRIC     |
  621.                                        RADEON_TEX1_W_ROUTING_USE_W0);
  622.         FINISH_ACCEL();
  623.  
  624.         BEGIN_ACCEL(5);
  625.         OUT_ACCEL_REG(RADEON_RE_TOP_LEFT, 0);
  626.         OUT_ACCEL_REG(RADEON_RE_WIDTH_HEIGHT, 0x07ff07ff);
  627.         OUT_ACCEL_REG(RADEON_AUX_SC_CNTL, 0);
  628.         OUT_ACCEL_REG(RADEON_RB3D_PLANEMASK, 0xffffffff);
  629.         OUT_ACCEL_REG(RADEON_SE_CNTL, (RADEON_DIFFUSE_SHADE_GOURAUD |
  630.                                        RADEON_BFACE_SOLID |
  631.                                        RADEON_FFACE_SOLID |
  632.                                        RADEON_VTX_PIX_CENTER_OGL |
  633.                                        RADEON_ROUND_MODE_ROUND |
  634.                                        RADEON_ROUND_PREC_4TH_PIX));
  635.         FINISH_ACCEL();
  636.     }
  637.  
  638.     safe_sti(ifl);
  639.  
  640. }
  641.  
  642.