Subversion Repositories Kolibri OS

Rev

Rev 3192 | Go to most recent revision | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed

  1. /*
  2.  * Copyright 2007-8 Advanced Micro Devices, Inc.
  3.  * Copyright 2008 Red Hat Inc.
  4.  *
  5.  * Permission is hereby granted, free of charge, to any person obtaining a
  6.  * copy of this software and associated documentation files (the "Software"),
  7.  * to deal in the Software without restriction, including without limitation
  8.  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  9.  * and/or sell copies of the Software, and to permit persons to whom the
  10.  * Software is furnished to do so, subject to the following conditions:
  11.  *
  12.  * The above copyright notice and this permission notice shall be included in
  13.  * all copies or substantial portions of the Software.
  14.  *
  15.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16.  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17.  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18.  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  19.  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  20.  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  21.  * OTHER DEALINGS IN THE SOFTWARE.
  22.  *
  23.  * Authors: Dave Airlie
  24.  *          Alex Deucher
  25.  */
  26. #include <linux/export.h>
  27.  
  28. #include <drm/drmP.h>
  29. #include <drm/drm_edid.h>
  30. #include <drm/radeon_drm.h>
  31. #include "radeon.h"
  32. #include "atom.h"
  33.  
  34. extern int radeon_atom_hw_i2c_xfer(struct i2c_adapter *i2c_adap,
  35.                                    struct i2c_msg *msgs, int num);
  36. extern u32 radeon_atom_hw_i2c_func(struct i2c_adapter *adap);
  37.  
  38. /**
  39.  * radeon_ddc_probe
  40.  *
  41.  */
  42. bool radeon_ddc_probe(struct radeon_connector *radeon_connector, bool use_aux)
  43. {
  44.         u8 out = 0x0;
  45.         u8 buf[8];
  46.         int ret;
  47.         struct i2c_msg msgs[] = {
  48.                 {
  49.                         .addr = DDC_ADDR,
  50.                         .flags = 0,
  51.                         .len = 1,
  52.                         .buf = &out,
  53.                 },
  54.                 {
  55.                         .addr = DDC_ADDR,
  56.                         .flags = I2C_M_RD,
  57.                         .len = 8,
  58.                         .buf = buf,
  59.                 }
  60.         };
  61.  
  62.         /* on hw with routers, select right port */
  63.         if (radeon_connector->router.ddc_valid)
  64.                 radeon_router_select_ddc_port(radeon_connector);
  65.  
  66.         if (use_aux) {
  67.                 ret = i2c_transfer(&radeon_connector->ddc_bus->aux.ddc, msgs, 2);
  68.         } else {
  69.         ret = i2c_transfer(&radeon_connector->ddc_bus->adapter, msgs, 2);
  70.         }
  71.  
  72.         if (ret != 2)
  73.                 /* Couldn't find an accessible DDC on this connector */
  74.                 return false;
  75.                 /* Probe also for valid EDID header
  76.                  * EDID header starts with:
  77.                  * 0x00,0xFF,0xFF,0xFF,0xFF,0xFF,0xFF,0x00.
  78.                  * Only the first 6 bytes must be valid as
  79.                  * drm_edid_block_valid() can fix the last 2 bytes */
  80.                 if (drm_edid_header_is_valid(buf) < 6) {
  81.                         /* Couldn't find an accessible EDID on this
  82.                          * connector */
  83.                         return false;
  84.                 }
  85.                 return true;
  86. }
  87.  
  88. /* bit banging i2c */
  89.  
  90. static int pre_xfer(struct i2c_adapter *i2c_adap)
  91. {
  92.         struct radeon_i2c_chan *i2c = i2c_get_adapdata(i2c_adap);
  93.         struct radeon_device *rdev = i2c->dev->dev_private;
  94.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  95.         uint32_t temp;
  96.  
  97.         mutex_lock(&i2c->mutex);
  98.  
  99.         /* RV410 appears to have a bug where the hw i2c in reset
  100.          * holds the i2c port in a bad state - switch hw i2c away before
  101.          * doing DDC - do this for all r200s/r300s/r400s for safety sake
  102.          */
  103.         if (rec->hw_capable) {
  104.         if ((rdev->family >= CHIP_R200) && !ASIC_IS_AVIVO(rdev)) {
  105.                         u32 reg;
  106.  
  107.                         if (rdev->family >= CHIP_RV350)
  108.                                 reg = RADEON_GPIO_MONID;
  109.                         else if ((rdev->family == CHIP_R300) ||
  110.                                  (rdev->family == CHIP_R350))
  111.                                 reg = RADEON_GPIO_DVI_DDC;
  112.                         else
  113.                                 reg = RADEON_GPIO_CRT2_DDC;
  114.  
  115.                         mutex_lock(&rdev->dc_hw_i2c_mutex);
  116.                         if (rec->a_clk_reg == reg) {
  117.                         WREG32(RADEON_DVI_I2C_CNTL_0, (RADEON_I2C_SOFT_RST |
  118.                                                 R200_DVI_I2C_PIN_SEL(R200_SEL_DDC1)));
  119.                 } else {
  120.                         WREG32(RADEON_DVI_I2C_CNTL_0, (RADEON_I2C_SOFT_RST |
  121.                                                 R200_DVI_I2C_PIN_SEL(R200_SEL_DDC3)));
  122.                 }
  123.                         mutex_unlock(&rdev->dc_hw_i2c_mutex);
  124.         }
  125.         }
  126.  
  127.         /* switch the pads to ddc mode */
  128.         if (ASIC_IS_DCE3(rdev) && rec->hw_capable) {
  129.                 temp = RREG32(rec->mask_clk_reg);
  130.                 temp &= ~(1 << 16);
  131.                 WREG32(rec->mask_clk_reg, temp);
  132.         }
  133.  
  134.         /* clear the output pin values */
  135.         temp = RREG32(rec->a_clk_reg) & ~rec->a_clk_mask;
  136.                 WREG32(rec->a_clk_reg, temp);
  137.  
  138.         temp = RREG32(rec->a_data_reg) & ~rec->a_data_mask;
  139.                 WREG32(rec->a_data_reg, temp);
  140.  
  141.         /* set the pins to input */
  142.         temp = RREG32(rec->en_clk_reg) & ~rec->en_clk_mask;
  143.         WREG32(rec->en_clk_reg, temp);
  144.  
  145.         temp = RREG32(rec->en_data_reg) & ~rec->en_data_mask;
  146.         WREG32(rec->en_data_reg, temp);
  147.  
  148.         /* mask the gpio pins for software use */
  149.         temp = RREG32(rec->mask_clk_reg) | rec->mask_clk_mask;
  150.         WREG32(rec->mask_clk_reg, temp);
  151.         temp = RREG32(rec->mask_clk_reg);
  152.  
  153.         temp = RREG32(rec->mask_data_reg) | rec->mask_data_mask;
  154.         WREG32(rec->mask_data_reg, temp);
  155.         temp = RREG32(rec->mask_data_reg);
  156.  
  157.         return 0;
  158. }
  159.  
  160. static void post_xfer(struct i2c_adapter *i2c_adap)
  161. {
  162.         struct radeon_i2c_chan *i2c = i2c_get_adapdata(i2c_adap);
  163.         struct radeon_device *rdev = i2c->dev->dev_private;
  164.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  165.         uint32_t temp;
  166.  
  167.         /* unmask the gpio pins for software use */
  168.         temp = RREG32(rec->mask_clk_reg) & ~rec->mask_clk_mask;
  169.         WREG32(rec->mask_clk_reg, temp);
  170.         temp = RREG32(rec->mask_clk_reg);
  171.  
  172.         temp = RREG32(rec->mask_data_reg) & ~rec->mask_data_mask;
  173.         WREG32(rec->mask_data_reg, temp);
  174.         temp = RREG32(rec->mask_data_reg);
  175.  
  176.         mutex_unlock(&i2c->mutex);
  177. }
  178.  
  179. static int get_clock(void *i2c_priv)
  180. {
  181.         struct radeon_i2c_chan *i2c = i2c_priv;
  182.         struct radeon_device *rdev = i2c->dev->dev_private;
  183.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  184.         uint32_t val;
  185.  
  186.         /* read the value off the pin */
  187.         val = RREG32(rec->y_clk_reg);
  188.         val &= rec->y_clk_mask;
  189.  
  190.         return (val != 0);
  191. }
  192.  
  193.  
  194. static int get_data(void *i2c_priv)
  195. {
  196.         struct radeon_i2c_chan *i2c = i2c_priv;
  197.         struct radeon_device *rdev = i2c->dev->dev_private;
  198.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  199.         uint32_t val;
  200.  
  201.         /* read the value off the pin */
  202.         val = RREG32(rec->y_data_reg);
  203.         val &= rec->y_data_mask;
  204.  
  205.         return (val != 0);
  206. }
  207.  
  208. static void set_clock(void *i2c_priv, int clock)
  209. {
  210.         struct radeon_i2c_chan *i2c = i2c_priv;
  211.         struct radeon_device *rdev = i2c->dev->dev_private;
  212.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  213.         uint32_t val;
  214.  
  215.         /* set pin direction */
  216.         val = RREG32(rec->en_clk_reg) & ~rec->en_clk_mask;
  217.         val |= clock ? 0 : rec->en_clk_mask;
  218.         WREG32(rec->en_clk_reg, val);
  219. }
  220.  
  221. static void set_data(void *i2c_priv, int data)
  222. {
  223.         struct radeon_i2c_chan *i2c = i2c_priv;
  224.         struct radeon_device *rdev = i2c->dev->dev_private;
  225.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  226.         uint32_t val;
  227.  
  228.         /* set pin direction */
  229.         val = RREG32(rec->en_data_reg) & ~rec->en_data_mask;
  230.         val |= data ? 0 : rec->en_data_mask;
  231.         WREG32(rec->en_data_reg, val);
  232. }
  233.  
  234. /* hw i2c */
  235.  
  236. static u32 radeon_get_i2c_prescale(struct radeon_device *rdev)
  237. {
  238.         u32 sclk = rdev->pm.current_sclk;
  239.         u32 prescale = 0;
  240.         u32 nm;
  241.         u8 n, m, loop;
  242.         int i2c_clock;
  243.  
  244.         switch (rdev->family) {
  245.         case CHIP_R100:
  246.         case CHIP_RV100:
  247.         case CHIP_RS100:
  248.         case CHIP_RV200:
  249.         case CHIP_RS200:
  250.         case CHIP_R200:
  251.         case CHIP_RV250:
  252.         case CHIP_RS300:
  253.         case CHIP_RV280:
  254.         case CHIP_R300:
  255.         case CHIP_R350:
  256.         case CHIP_RV350:
  257.                 i2c_clock = 60;
  258.                 nm = (sclk * 10) / (i2c_clock * 4);
  259.                 for (loop = 1; loop < 255; loop++) {
  260.                         if ((nm / loop) < loop)
  261.                                 break;
  262.                 }
  263.                 n = loop - 1;
  264.                 m = loop - 2;
  265.                 prescale = m | (n << 8);
  266.                 break;
  267.         case CHIP_RV380:
  268.         case CHIP_RS400:
  269.         case CHIP_RS480:
  270.         case CHIP_R420:
  271.         case CHIP_R423:
  272.         case CHIP_RV410:
  273.                 prescale = (((sclk * 10)/(4 * 128 * 100) + 1) << 8) + 128;
  274.                 break;
  275.         case CHIP_RS600:
  276.         case CHIP_RS690:
  277.         case CHIP_RS740:
  278.                 /* todo */
  279.                 break;
  280.         case CHIP_RV515:
  281.         case CHIP_R520:
  282.         case CHIP_RV530:
  283.         case CHIP_RV560:
  284.         case CHIP_RV570:
  285.         case CHIP_R580:
  286.                 i2c_clock = 50;
  287.                 if (rdev->family == CHIP_R520)
  288.                         prescale = (127 << 8) + ((sclk * 10) / (4 * 127 * i2c_clock));
  289.                 else
  290.                         prescale = (((sclk * 10)/(4 * 128 * 100) + 1) << 8) + 128;
  291.                 break;
  292.         case CHIP_R600:
  293.         case CHIP_RV610:
  294.         case CHIP_RV630:
  295.         case CHIP_RV670:
  296.                 /* todo */
  297.                 break;
  298.         case CHIP_RV620:
  299.         case CHIP_RV635:
  300.         case CHIP_RS780:
  301.         case CHIP_RS880:
  302.         case CHIP_RV770:
  303.         case CHIP_RV730:
  304.         case CHIP_RV710:
  305.         case CHIP_RV740:
  306.                 /* todo */
  307.                 break;
  308.         case CHIP_CEDAR:
  309.         case CHIP_REDWOOD:
  310.         case CHIP_JUNIPER:
  311.         case CHIP_CYPRESS:
  312.         case CHIP_HEMLOCK:
  313.                 /* todo */
  314.                 break;
  315.         default:
  316.                 DRM_ERROR("i2c: unhandled radeon chip\n");
  317.                 break;
  318.         }
  319.         return prescale;
  320. }
  321.  
  322.  
  323. /* hw i2c engine for r1xx-4xx hardware
  324.  * hw can buffer up to 15 bytes
  325.  */
  326. static int r100_hw_i2c_xfer(struct i2c_adapter *i2c_adap,
  327.                             struct i2c_msg *msgs, int num)
  328. {
  329.         struct radeon_i2c_chan *i2c = i2c_get_adapdata(i2c_adap);
  330.         struct radeon_device *rdev = i2c->dev->dev_private;
  331.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  332.         struct i2c_msg *p;
  333.         int i, j, k, ret = num;
  334.         u32 prescale;
  335.         u32 i2c_cntl_0, i2c_cntl_1, i2c_data;
  336.         u32 tmp, reg;
  337.  
  338.         mutex_lock(&rdev->dc_hw_i2c_mutex);
  339.         /* take the pm lock since we need a constant sclk */
  340.         mutex_lock(&rdev->pm.mutex);
  341.  
  342.         prescale = radeon_get_i2c_prescale(rdev);
  343.  
  344.         reg = ((prescale << RADEON_I2C_PRESCALE_SHIFT) |
  345.                RADEON_I2C_DRIVE_EN |
  346.                RADEON_I2C_START |
  347.                RADEON_I2C_STOP |
  348.                RADEON_I2C_GO);
  349.  
  350.         if (rdev->is_atom_bios) {
  351.                 tmp = RREG32(RADEON_BIOS_6_SCRATCH);
  352.                 WREG32(RADEON_BIOS_6_SCRATCH, tmp | ATOM_S6_HW_I2C_BUSY_STATE);
  353.         }
  354.  
  355.         if (rec->mm_i2c) {
  356.                 i2c_cntl_0 = RADEON_I2C_CNTL_0;
  357.                 i2c_cntl_1 = RADEON_I2C_CNTL_1;
  358.                 i2c_data = RADEON_I2C_DATA;
  359.         } else {
  360.                 i2c_cntl_0 = RADEON_DVI_I2C_CNTL_0;
  361.                 i2c_cntl_1 = RADEON_DVI_I2C_CNTL_1;
  362.                 i2c_data = RADEON_DVI_I2C_DATA;
  363.  
  364.                 switch (rdev->family) {
  365.                 case CHIP_R100:
  366.                 case CHIP_RV100:
  367.                 case CHIP_RS100:
  368.                 case CHIP_RV200:
  369.                 case CHIP_RS200:
  370.                 case CHIP_RS300:
  371.                         switch (rec->mask_clk_reg) {
  372.                         case RADEON_GPIO_DVI_DDC:
  373.                                 /* no gpio select bit */
  374.                                 break;
  375.                         default:
  376.                                 DRM_ERROR("gpio not supported with hw i2c\n");
  377.                                 ret = -EINVAL;
  378.                                 goto done;
  379.                         }
  380.                         break;
  381.                 case CHIP_R200:
  382.                         /* only bit 4 on r200 */
  383.                         switch (rec->mask_clk_reg) {
  384.                         case RADEON_GPIO_DVI_DDC:
  385.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC1);
  386.                                 break;
  387.                         case RADEON_GPIO_MONID:
  388.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC3);
  389.                                 break;
  390.                         default:
  391.                                 DRM_ERROR("gpio not supported with hw i2c\n");
  392.                                 ret = -EINVAL;
  393.                                 goto done;
  394.                         }
  395.                         break;
  396.                 case CHIP_RV250:
  397.                 case CHIP_RV280:
  398.                         /* bits 3 and 4 */
  399.                         switch (rec->mask_clk_reg) {
  400.                         case RADEON_GPIO_DVI_DDC:
  401.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC1);
  402.                                 break;
  403.                         case RADEON_GPIO_VGA_DDC:
  404.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC2);
  405.                                 break;
  406.                         case RADEON_GPIO_CRT2_DDC:
  407.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC3);
  408.                                 break;
  409.                         default:
  410.                                 DRM_ERROR("gpio not supported with hw i2c\n");
  411.                                 ret = -EINVAL;
  412.                                 goto done;
  413.                         }
  414.                         break;
  415.                 case CHIP_R300:
  416.                 case CHIP_R350:
  417.                         /* only bit 4 on r300/r350 */
  418.                         switch (rec->mask_clk_reg) {
  419.                         case RADEON_GPIO_VGA_DDC:
  420.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC1);
  421.                                 break;
  422.                         case RADEON_GPIO_DVI_DDC:
  423.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC3);
  424.                                 break;
  425.                         default:
  426.                                 DRM_ERROR("gpio not supported with hw i2c\n");
  427.                                 ret = -EINVAL;
  428.                                 goto done;
  429.                         }
  430.                         break;
  431.                 case CHIP_RV350:
  432.                 case CHIP_RV380:
  433.                 case CHIP_R420:
  434.                 case CHIP_R423:
  435.                 case CHIP_RV410:
  436.                 case CHIP_RS400:
  437.                 case CHIP_RS480:
  438.                         /* bits 3 and 4 */
  439.                         switch (rec->mask_clk_reg) {
  440.                         case RADEON_GPIO_VGA_DDC:
  441.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC1);
  442.                                 break;
  443.                         case RADEON_GPIO_DVI_DDC:
  444.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC2);
  445.                                 break;
  446.                         case RADEON_GPIO_MONID:
  447.                                 reg |= R200_DVI_I2C_PIN_SEL(R200_SEL_DDC3);
  448.                                 break;
  449.                         default:
  450.                                 DRM_ERROR("gpio not supported with hw i2c\n");
  451.                                 ret = -EINVAL;
  452.                                 goto done;
  453.                         }
  454.                         break;
  455.                 default:
  456.                         DRM_ERROR("unsupported asic\n");
  457.                         ret = -EINVAL;
  458.                         goto done;
  459.                         break;
  460.                 }
  461.         }
  462.  
  463.         /* check for bus probe */
  464.         p = &msgs[0];
  465.         if ((num == 1) && (p->len == 0)) {
  466.                 WREG32(i2c_cntl_0, (RADEON_I2C_DONE |
  467.                                     RADEON_I2C_NACK |
  468.                                     RADEON_I2C_HALT |
  469.                                     RADEON_I2C_SOFT_RST));
  470.                 WREG32(i2c_data, (p->addr << 1) & 0xff);
  471.                 WREG32(i2c_data, 0);
  472.                 WREG32(i2c_cntl_1, ((1 << RADEON_I2C_DATA_COUNT_SHIFT) |
  473.                                     (1 << RADEON_I2C_ADDR_COUNT_SHIFT) |
  474.                                     RADEON_I2C_EN |
  475.                                     (48 << RADEON_I2C_TIME_LIMIT_SHIFT)));
  476.                 WREG32(i2c_cntl_0, reg);
  477.                 for (k = 0; k < 32; k++) {
  478.                         udelay(10);
  479.                         tmp = RREG32(i2c_cntl_0);
  480.                         if (tmp & RADEON_I2C_GO)
  481.                                 continue;
  482.                         tmp = RREG32(i2c_cntl_0);
  483.                         if (tmp & RADEON_I2C_DONE)
  484.                                 break;
  485.                         else {
  486.                                 DRM_DEBUG("i2c write error 0x%08x\n", tmp);
  487.                                 WREG32(i2c_cntl_0, tmp | RADEON_I2C_ABORT);
  488.                                 ret = -EIO;
  489.                                 goto done;
  490.                         }
  491.                 }
  492.                 goto done;
  493.         }
  494.  
  495.         for (i = 0; i < num; i++) {
  496.                 p = &msgs[i];
  497.                 for (j = 0; j < p->len; j++) {
  498.                         if (p->flags & I2C_M_RD) {
  499.                                 WREG32(i2c_cntl_0, (RADEON_I2C_DONE |
  500.                                                     RADEON_I2C_NACK |
  501.                                                     RADEON_I2C_HALT |
  502.                                                     RADEON_I2C_SOFT_RST));
  503.                                 WREG32(i2c_data, ((p->addr << 1) & 0xff) | 0x1);
  504.                                 WREG32(i2c_cntl_1, ((1 << RADEON_I2C_DATA_COUNT_SHIFT) |
  505.                                                     (1 << RADEON_I2C_ADDR_COUNT_SHIFT) |
  506.                                                     RADEON_I2C_EN |
  507.                                                     (48 << RADEON_I2C_TIME_LIMIT_SHIFT)));
  508.                                 WREG32(i2c_cntl_0, reg | RADEON_I2C_RECEIVE);
  509.                                 for (k = 0; k < 32; k++) {
  510.                                         udelay(10);
  511.                                         tmp = RREG32(i2c_cntl_0);
  512.                                         if (tmp & RADEON_I2C_GO)
  513.                                                 continue;
  514.                                         tmp = RREG32(i2c_cntl_0);
  515.                                         if (tmp & RADEON_I2C_DONE)
  516.                                                 break;
  517.                                         else {
  518.                                                 DRM_DEBUG("i2c read error 0x%08x\n", tmp);
  519.                                                 WREG32(i2c_cntl_0, tmp | RADEON_I2C_ABORT);
  520.                                                 ret = -EIO;
  521.                                                 goto done;
  522.                                         }
  523.                                 }
  524.                                 p->buf[j] = RREG32(i2c_data) & 0xff;
  525.                         } else {
  526.                                 WREG32(i2c_cntl_0, (RADEON_I2C_DONE |
  527.                                                     RADEON_I2C_NACK |
  528.                                                     RADEON_I2C_HALT |
  529.                                                     RADEON_I2C_SOFT_RST));
  530.                                 WREG32(i2c_data, (p->addr << 1) & 0xff);
  531.                                 WREG32(i2c_data, p->buf[j]);
  532.                                 WREG32(i2c_cntl_1, ((1 << RADEON_I2C_DATA_COUNT_SHIFT) |
  533.                                                     (1 << RADEON_I2C_ADDR_COUNT_SHIFT) |
  534.                                                     RADEON_I2C_EN |
  535.                                                     (48 << RADEON_I2C_TIME_LIMIT_SHIFT)));
  536.                                 WREG32(i2c_cntl_0, reg);
  537.                                 for (k = 0; k < 32; k++) {
  538.                                         udelay(10);
  539.                                         tmp = RREG32(i2c_cntl_0);
  540.                                         if (tmp & RADEON_I2C_GO)
  541.                                                 continue;
  542.                                         tmp = RREG32(i2c_cntl_0);
  543.                                         if (tmp & RADEON_I2C_DONE)
  544.                                                 break;
  545.                                         else {
  546.                                                 DRM_DEBUG("i2c write error 0x%08x\n", tmp);
  547.                                                 WREG32(i2c_cntl_0, tmp | RADEON_I2C_ABORT);
  548.                                                 ret = -EIO;
  549.                                                 goto done;
  550.                                         }
  551.                                 }
  552.                         }
  553.                 }
  554.         }
  555.  
  556. done:
  557.         WREG32(i2c_cntl_0, 0);
  558.         WREG32(i2c_cntl_1, 0);
  559.         WREG32(i2c_cntl_0, (RADEON_I2C_DONE |
  560.                             RADEON_I2C_NACK |
  561.                             RADEON_I2C_HALT |
  562.                             RADEON_I2C_SOFT_RST));
  563.  
  564.         if (rdev->is_atom_bios) {
  565.                 tmp = RREG32(RADEON_BIOS_6_SCRATCH);
  566.                 tmp &= ~ATOM_S6_HW_I2C_BUSY_STATE;
  567.                 WREG32(RADEON_BIOS_6_SCRATCH, tmp);
  568.         }
  569.  
  570.         mutex_unlock(&rdev->pm.mutex);
  571.         mutex_unlock(&rdev->dc_hw_i2c_mutex);
  572.  
  573.         return ret;
  574. }
  575.  
  576. /* hw i2c engine for r5xx hardware
  577.  * hw can buffer up to 15 bytes
  578.  */
  579. static int r500_hw_i2c_xfer(struct i2c_adapter *i2c_adap,
  580.                             struct i2c_msg *msgs, int num)
  581. {
  582.         struct radeon_i2c_chan *i2c = i2c_get_adapdata(i2c_adap);
  583.         struct radeon_device *rdev = i2c->dev->dev_private;
  584.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  585.         struct i2c_msg *p;
  586.         int i, j, remaining, current_count, buffer_offset, ret = num;
  587.         u32 prescale;
  588.         u32 tmp, reg;
  589.         u32 saved1, saved2;
  590.  
  591.         mutex_lock(&rdev->dc_hw_i2c_mutex);
  592.         /* take the pm lock since we need a constant sclk */
  593.         mutex_lock(&rdev->pm.mutex);
  594.  
  595.         prescale = radeon_get_i2c_prescale(rdev);
  596.  
  597.         /* clear gpio mask bits */
  598.         tmp = RREG32(rec->mask_clk_reg);
  599.         tmp &= ~rec->mask_clk_mask;
  600.         WREG32(rec->mask_clk_reg, tmp);
  601.         tmp = RREG32(rec->mask_clk_reg);
  602.  
  603.         tmp = RREG32(rec->mask_data_reg);
  604.         tmp &= ~rec->mask_data_mask;
  605.         WREG32(rec->mask_data_reg, tmp);
  606.         tmp = RREG32(rec->mask_data_reg);
  607.  
  608.         /* clear pin values */
  609.         tmp = RREG32(rec->a_clk_reg);
  610.         tmp &= ~rec->a_clk_mask;
  611.         WREG32(rec->a_clk_reg, tmp);
  612.         tmp = RREG32(rec->a_clk_reg);
  613.  
  614.         tmp = RREG32(rec->a_data_reg);
  615.         tmp &= ~rec->a_data_mask;
  616.         WREG32(rec->a_data_reg, tmp);
  617.         tmp = RREG32(rec->a_data_reg);
  618.  
  619.         /* set the pins to input */
  620.         tmp = RREG32(rec->en_clk_reg);
  621.         tmp &= ~rec->en_clk_mask;
  622.         WREG32(rec->en_clk_reg, tmp);
  623.         tmp = RREG32(rec->en_clk_reg);
  624.  
  625.         tmp = RREG32(rec->en_data_reg);
  626.         tmp &= ~rec->en_data_mask;
  627.         WREG32(rec->en_data_reg, tmp);
  628.         tmp = RREG32(rec->en_data_reg);
  629.  
  630.         /* */
  631.         tmp = RREG32(RADEON_BIOS_6_SCRATCH);
  632.         WREG32(RADEON_BIOS_6_SCRATCH, tmp | ATOM_S6_HW_I2C_BUSY_STATE);
  633.         saved1 = RREG32(AVIVO_DC_I2C_CONTROL1);
  634.         saved2 = RREG32(0x494);
  635.         WREG32(0x494, saved2 | 0x1);
  636.  
  637.         WREG32(AVIVO_DC_I2C_ARBITRATION, AVIVO_DC_I2C_SW_WANTS_TO_USE_I2C);
  638.         for (i = 0; i < 50; i++) {
  639.                 udelay(1);
  640.                 if (RREG32(AVIVO_DC_I2C_ARBITRATION) & AVIVO_DC_I2C_SW_CAN_USE_I2C)
  641.                         break;
  642.         }
  643.         if (i == 50) {
  644.                 DRM_ERROR("failed to get i2c bus\n");
  645.                 ret = -EBUSY;
  646.                 goto done;
  647.         }
  648.  
  649.         reg = AVIVO_DC_I2C_START | AVIVO_DC_I2C_STOP | AVIVO_DC_I2C_EN;
  650.         switch (rec->mask_clk_reg) {
  651.         case AVIVO_DC_GPIO_DDC1_MASK:
  652.                 reg |= AVIVO_DC_I2C_PIN_SELECT(AVIVO_SEL_DDC1);
  653.                 break;
  654.         case AVIVO_DC_GPIO_DDC2_MASK:
  655.                 reg |= AVIVO_DC_I2C_PIN_SELECT(AVIVO_SEL_DDC2);
  656.                 break;
  657.         case AVIVO_DC_GPIO_DDC3_MASK:
  658.                 reg |= AVIVO_DC_I2C_PIN_SELECT(AVIVO_SEL_DDC3);
  659.                 break;
  660.         default:
  661.                 DRM_ERROR("gpio not supported with hw i2c\n");
  662.                 ret = -EINVAL;
  663.                 goto done;
  664.         }
  665.  
  666.         /* check for bus probe */
  667.         p = &msgs[0];
  668.         if ((num == 1) && (p->len == 0)) {
  669.                 WREG32(AVIVO_DC_I2C_STATUS1, (AVIVO_DC_I2C_DONE |
  670.                                               AVIVO_DC_I2C_NACK |
  671.                                               AVIVO_DC_I2C_HALT));
  672.                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_SOFT_RESET);
  673.                 udelay(1);
  674.                 WREG32(AVIVO_DC_I2C_RESET, 0);
  675.  
  676.                 WREG32(AVIVO_DC_I2C_DATA, (p->addr << 1) & 0xff);
  677.                 WREG32(AVIVO_DC_I2C_DATA, 0);
  678.  
  679.                 WREG32(AVIVO_DC_I2C_CONTROL3, AVIVO_DC_I2C_TIME_LIMIT(48));
  680.                 WREG32(AVIVO_DC_I2C_CONTROL2, (AVIVO_DC_I2C_ADDR_COUNT(1) |
  681.                                                AVIVO_DC_I2C_DATA_COUNT(1) |
  682.                                                (prescale << 16)));
  683.                 WREG32(AVIVO_DC_I2C_CONTROL1, reg);
  684.                 WREG32(AVIVO_DC_I2C_STATUS1, AVIVO_DC_I2C_GO);
  685.                 for (j = 0; j < 200; j++) {
  686.                         udelay(50);
  687.                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  688.                         if (tmp & AVIVO_DC_I2C_GO)
  689.                                 continue;
  690.                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  691.                         if (tmp & AVIVO_DC_I2C_DONE)
  692.                                 break;
  693.                         else {
  694.                                 DRM_DEBUG("i2c write error 0x%08x\n", tmp);
  695.                                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_ABORT);
  696.                                 ret = -EIO;
  697.                                 goto done;
  698.                         }
  699.                 }
  700.                 goto done;
  701.         }
  702.  
  703.         for (i = 0; i < num; i++) {
  704.                 p = &msgs[i];
  705.                 remaining = p->len;
  706.                 buffer_offset = 0;
  707.                 if (p->flags & I2C_M_RD) {
  708.                         while (remaining) {
  709.                                 if (remaining > 15)
  710.                                         current_count = 15;
  711.                                 else
  712.                                         current_count = remaining;
  713.                                 WREG32(AVIVO_DC_I2C_STATUS1, (AVIVO_DC_I2C_DONE |
  714.                                                               AVIVO_DC_I2C_NACK |
  715.                                                               AVIVO_DC_I2C_HALT));
  716.                                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_SOFT_RESET);
  717.                                 udelay(1);
  718.                                 WREG32(AVIVO_DC_I2C_RESET, 0);
  719.  
  720.                                 WREG32(AVIVO_DC_I2C_DATA, ((p->addr << 1) & 0xff) | 0x1);
  721.                                 WREG32(AVIVO_DC_I2C_CONTROL3, AVIVO_DC_I2C_TIME_LIMIT(48));
  722.                                 WREG32(AVIVO_DC_I2C_CONTROL2, (AVIVO_DC_I2C_ADDR_COUNT(1) |
  723.                                                                AVIVO_DC_I2C_DATA_COUNT(current_count) |
  724.                                                                (prescale << 16)));
  725.                                 WREG32(AVIVO_DC_I2C_CONTROL1, reg | AVIVO_DC_I2C_RECEIVE);
  726.                                 WREG32(AVIVO_DC_I2C_STATUS1, AVIVO_DC_I2C_GO);
  727.                                 for (j = 0; j < 200; j++) {
  728.                                         udelay(50);
  729.                                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  730.                                         if (tmp & AVIVO_DC_I2C_GO)
  731.                                                 continue;
  732.                                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  733.                                         if (tmp & AVIVO_DC_I2C_DONE)
  734.                                                 break;
  735.                                         else {
  736.                                                 DRM_DEBUG("i2c read error 0x%08x\n", tmp);
  737.                                                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_ABORT);
  738.                                                 ret = -EIO;
  739.                                                 goto done;
  740.                                         }
  741.                                 }
  742.                                 for (j = 0; j < current_count; j++)
  743.                                         p->buf[buffer_offset + j] = RREG32(AVIVO_DC_I2C_DATA) & 0xff;
  744.                                 remaining -= current_count;
  745.                                 buffer_offset += current_count;
  746.                         }
  747.                 } else {
  748.                         while (remaining) {
  749.                                 if (remaining > 15)
  750.                                         current_count = 15;
  751.                                 else
  752.                                         current_count = remaining;
  753.                                 WREG32(AVIVO_DC_I2C_STATUS1, (AVIVO_DC_I2C_DONE |
  754.                                                               AVIVO_DC_I2C_NACK |
  755.                                                               AVIVO_DC_I2C_HALT));
  756.                                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_SOFT_RESET);
  757.                                 udelay(1);
  758.                                 WREG32(AVIVO_DC_I2C_RESET, 0);
  759.  
  760.                                 WREG32(AVIVO_DC_I2C_DATA, (p->addr << 1) & 0xff);
  761.                                 for (j = 0; j < current_count; j++)
  762.                                         WREG32(AVIVO_DC_I2C_DATA, p->buf[buffer_offset + j]);
  763.  
  764.                                 WREG32(AVIVO_DC_I2C_CONTROL3, AVIVO_DC_I2C_TIME_LIMIT(48));
  765.                                 WREG32(AVIVO_DC_I2C_CONTROL2, (AVIVO_DC_I2C_ADDR_COUNT(1) |
  766.                                                                AVIVO_DC_I2C_DATA_COUNT(current_count) |
  767.                                                                (prescale << 16)));
  768.                                 WREG32(AVIVO_DC_I2C_CONTROL1, reg);
  769.                                 WREG32(AVIVO_DC_I2C_STATUS1, AVIVO_DC_I2C_GO);
  770.                                 for (j = 0; j < 200; j++) {
  771.                                         udelay(50);
  772.                                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  773.                                         if (tmp & AVIVO_DC_I2C_GO)
  774.                                                 continue;
  775.                                         tmp = RREG32(AVIVO_DC_I2C_STATUS1);
  776.                                         if (tmp & AVIVO_DC_I2C_DONE)
  777.                                                 break;
  778.                                         else {
  779.                                                 DRM_DEBUG("i2c write error 0x%08x\n", tmp);
  780.                                                 WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_ABORT);
  781.                                                 ret = -EIO;
  782.                                                 goto done;
  783.                                         }
  784.                                 }
  785.                                 remaining -= current_count;
  786.                                 buffer_offset += current_count;
  787.                         }
  788.                 }
  789.         }
  790.  
  791. done:
  792.         WREG32(AVIVO_DC_I2C_STATUS1, (AVIVO_DC_I2C_DONE |
  793.                                       AVIVO_DC_I2C_NACK |
  794.                                       AVIVO_DC_I2C_HALT));
  795.         WREG32(AVIVO_DC_I2C_RESET, AVIVO_DC_I2C_SOFT_RESET);
  796.         udelay(1);
  797.         WREG32(AVIVO_DC_I2C_RESET, 0);
  798.  
  799.         WREG32(AVIVO_DC_I2C_ARBITRATION, AVIVO_DC_I2C_SW_DONE_USING_I2C);
  800.         WREG32(AVIVO_DC_I2C_CONTROL1, saved1);
  801.         WREG32(0x494, saved2);
  802.         tmp = RREG32(RADEON_BIOS_6_SCRATCH);
  803.         tmp &= ~ATOM_S6_HW_I2C_BUSY_STATE;
  804.         WREG32(RADEON_BIOS_6_SCRATCH, tmp);
  805.  
  806.         mutex_unlock(&rdev->pm.mutex);
  807.         mutex_unlock(&rdev->dc_hw_i2c_mutex);
  808.  
  809.         return ret;
  810. }
  811.  
  812. static int radeon_hw_i2c_xfer(struct i2c_adapter *i2c_adap,
  813.                               struct i2c_msg *msgs, int num)
  814. {
  815.         struct radeon_i2c_chan *i2c = i2c_get_adapdata(i2c_adap);
  816.         struct radeon_device *rdev = i2c->dev->dev_private;
  817.         struct radeon_i2c_bus_rec *rec = &i2c->rec;
  818.         int ret = 0;
  819.  
  820.         mutex_lock(&i2c->mutex);
  821.  
  822.         switch (rdev->family) {
  823.         case CHIP_R100:
  824.         case CHIP_RV100:
  825.         case CHIP_RS100:
  826.         case CHIP_RV200:
  827.         case CHIP_RS200:
  828.         case CHIP_R200:
  829.         case CHIP_RV250:
  830.         case CHIP_RS300:
  831.         case CHIP_RV280:
  832.         case CHIP_R300:
  833.         case CHIP_R350:
  834.         case CHIP_RV350:
  835.         case CHIP_RV380:
  836.         case CHIP_R420:
  837.         case CHIP_R423:
  838.         case CHIP_RV410:
  839.         case CHIP_RS400:
  840.         case CHIP_RS480:
  841.                         ret = r100_hw_i2c_xfer(i2c_adap, msgs, num);
  842.                 break;
  843.         case CHIP_RS600:
  844.         case CHIP_RS690:
  845.         case CHIP_RS740:
  846.                 /* XXX fill in hw i2c implementation */
  847.                 break;
  848.         case CHIP_RV515:
  849.         case CHIP_R520:
  850.         case CHIP_RV530:
  851.         case CHIP_RV560:
  852.         case CHIP_RV570:
  853.         case CHIP_R580:
  854.                         if (rec->mm_i2c)
  855.                                 ret = r100_hw_i2c_xfer(i2c_adap, msgs, num);
  856.                         else
  857.                                 ret = r500_hw_i2c_xfer(i2c_adap, msgs, num);
  858.                 break;
  859.         case CHIP_R600:
  860.         case CHIP_RV610:
  861.         case CHIP_RV630:
  862.         case CHIP_RV670:
  863.                 /* XXX fill in hw i2c implementation */
  864.                 break;
  865.         case CHIP_RV620:
  866.         case CHIP_RV635:
  867.         case CHIP_RS780:
  868.         case CHIP_RS880:
  869.         case CHIP_RV770:
  870.         case CHIP_RV730:
  871.         case CHIP_RV710:
  872.         case CHIP_RV740:
  873.                 /* XXX fill in hw i2c implementation */
  874.                 break;
  875.         case CHIP_CEDAR:
  876.         case CHIP_REDWOOD:
  877.         case CHIP_JUNIPER:
  878.         case CHIP_CYPRESS:
  879.         case CHIP_HEMLOCK:
  880.                 /* XXX fill in hw i2c implementation */
  881.                 break;
  882.         default:
  883.                 DRM_ERROR("i2c: unhandled radeon chip\n");
  884.                 ret = -EIO;
  885.                 break;
  886.         }
  887.  
  888.         mutex_unlock(&i2c->mutex);
  889.  
  890.         return ret;
  891. }
  892.  
  893. static u32 radeon_hw_i2c_func(struct i2c_adapter *adap)
  894. {
  895.         return I2C_FUNC_I2C | I2C_FUNC_SMBUS_EMUL;
  896. }
  897.  
  898. static const struct i2c_algorithm radeon_i2c_algo = {
  899.         .master_xfer = radeon_hw_i2c_xfer,
  900.         .functionality = radeon_hw_i2c_func,
  901. };
  902.  
  903. static const struct i2c_algorithm radeon_atom_i2c_algo = {
  904.         .master_xfer = radeon_atom_hw_i2c_xfer,
  905.         .functionality = radeon_atom_hw_i2c_func,
  906. };
  907.  
  908. struct radeon_i2c_chan *radeon_i2c_create(struct drm_device *dev,
  909.                 struct radeon_i2c_bus_rec *rec,
  910.                 const char *name)
  911. {
  912.         struct radeon_device *rdev = dev->dev_private;
  913.         struct radeon_i2c_chan *i2c;
  914.         int ret;
  915.  
  916.         /* don't add the mm_i2c bus unless hw_i2c is enabled */
  917.         if (rec->mm_i2c && (radeon_hw_i2c == 0))
  918.                 return NULL;
  919.  
  920.         i2c = kzalloc(sizeof(struct radeon_i2c_chan), GFP_KERNEL);
  921.         if (i2c == NULL)
  922.                 return NULL;
  923.  
  924.         i2c->rec = *rec;
  925.         i2c->adapter.owner = THIS_MODULE;
  926.         i2c->adapter.class = I2C_CLASS_DDC;
  927.         i2c->dev = dev;
  928.         i2c_set_adapdata(&i2c->adapter, i2c);
  929.         mutex_init(&i2c->mutex);
  930.         if (rec->mm_i2c ||
  931.             (rec->hw_capable &&
  932.              radeon_hw_i2c &&
  933.              ((rdev->family <= CHIP_RS480) ||
  934.               ((rdev->family >= CHIP_RV515) && (rdev->family <= CHIP_R580))))) {
  935.                 /* set the radeon hw i2c adapter */
  936.                 snprintf(i2c->adapter.name, sizeof(i2c->adapter.name),
  937.                          "Radeon i2c hw bus %s", name);
  938.                 i2c->adapter.algo = &radeon_i2c_algo;
  939.                 ret = i2c_add_adapter(&i2c->adapter);
  940.                 if (ret) {
  941.                         DRM_ERROR("Failed to register hw i2c %s\n", name);
  942.                         goto out_free;
  943.                 }
  944.         } else if (rec->hw_capable &&
  945.                    radeon_hw_i2c &&
  946.                    ASIC_IS_DCE3(rdev)) {
  947.                 /* hw i2c using atom */
  948.                 snprintf(i2c->adapter.name, sizeof(i2c->adapter.name),
  949.                          "Radeon i2c hw bus %s", name);
  950.                 i2c->adapter.algo = &radeon_atom_i2c_algo;
  951.                 ret = i2c_add_adapter(&i2c->adapter);
  952.                 if (ret) {
  953.                         DRM_ERROR("Failed to register hw i2c %s\n", name);
  954.                         goto out_free;
  955.                 }
  956.         } else {
  957.                 /* set the radeon bit adapter */
  958.                 snprintf(i2c->adapter.name, sizeof(i2c->adapter.name),
  959.                          "Radeon i2c bit bus %s", name);
  960.                 i2c->adapter.algo_data = &i2c->bit;
  961.                 i2c->bit.pre_xfer = pre_xfer;
  962.                 i2c->bit.post_xfer = post_xfer;
  963.                 i2c->bit.setsda = set_data;
  964.                 i2c->bit.setscl = set_clock;
  965.                 i2c->bit.getsda = get_data;
  966.                 i2c->bit.getscl = get_clock;
  967.                 i2c->bit.udelay = 10;
  968.                 i2c->bit.timeout = usecs_to_jiffies(2200);      /* from VESA */
  969.                 i2c->bit.data = i2c;
  970.                 ret = i2c_bit_add_bus(&i2c->adapter);
  971.         if (ret) {
  972.                         DRM_ERROR("Failed to register bit i2c %s\n", name);
  973.                 goto out_free;
  974.         }
  975.         }
  976.  
  977.         return i2c;
  978. out_free:
  979.         kfree(i2c);
  980.         return NULL;
  981.  
  982. }
  983.  
  984. void radeon_i2c_destroy(struct radeon_i2c_chan *i2c)
  985. {
  986.         if (!i2c)
  987.                 return;
  988.         i2c_del_adapter(&i2c->adapter);
  989.         if (i2c->has_aux)
  990.                 drm_dp_aux_unregister(&i2c->aux);
  991.         kfree(i2c);
  992. }
  993.  
  994. /* Add the default buses */
  995. void radeon_i2c_init(struct radeon_device *rdev)
  996. {
  997.         if (radeon_hw_i2c)
  998.                 DRM_INFO("hw_i2c forced on, you may experience display detection problems!\n");
  999.  
  1000.         if (rdev->is_atom_bios)
  1001.                 radeon_atombios_i2c_init(rdev);
  1002.         else
  1003.                 radeon_combios_i2c_init(rdev);
  1004. }
  1005.  
  1006. /* remove all the buses */
  1007. void radeon_i2c_fini(struct radeon_device *rdev)
  1008. {
  1009.         int i;
  1010.  
  1011.         for (i = 0; i < RADEON_MAX_I2C_BUS; i++) {
  1012.                 if (rdev->i2c_bus[i]) {
  1013.                         radeon_i2c_destroy(rdev->i2c_bus[i]);
  1014.                         rdev->i2c_bus[i] = NULL;
  1015.                 }
  1016.         }
  1017. }
  1018.  
  1019. /* Add additional buses */
  1020. void radeon_i2c_add(struct radeon_device *rdev,
  1021.                     struct radeon_i2c_bus_rec *rec,
  1022.                     const char *name)
  1023. {
  1024.         struct drm_device *dev = rdev->ddev;
  1025.         int i;
  1026.  
  1027.         for (i = 0; i < RADEON_MAX_I2C_BUS; i++) {
  1028.                 if (!rdev->i2c_bus[i]) {
  1029.                         rdev->i2c_bus[i] = radeon_i2c_create(dev, rec, name);
  1030.                         return;
  1031.                 }
  1032.         }
  1033. }
  1034.  
  1035. /* looks up bus based on id */
  1036. struct radeon_i2c_chan *radeon_i2c_lookup(struct radeon_device *rdev,
  1037.                                           struct radeon_i2c_bus_rec *i2c_bus)
  1038. {
  1039.         int i;
  1040.  
  1041.         for (i = 0; i < RADEON_MAX_I2C_BUS; i++) {
  1042.                 if (rdev->i2c_bus[i] &&
  1043.                     (rdev->i2c_bus[i]->rec.i2c_id == i2c_bus->i2c_id)) {
  1044.                         return rdev->i2c_bus[i];
  1045.                 }
  1046.         }
  1047.         return NULL;
  1048. }
  1049.  
  1050. struct drm_encoder *radeon_best_encoder(struct drm_connector *connector)
  1051. {
  1052.         return NULL;
  1053. }
  1054.  
  1055. void radeon_i2c_get_byte(struct radeon_i2c_chan *i2c_bus,
  1056.                             u8 slave_addr,
  1057.                             u8 addr,
  1058.                             u8 *val)
  1059. {
  1060.         u8 out_buf[2];
  1061.         u8 in_buf[2];
  1062.         struct i2c_msg msgs[] = {
  1063.                 {
  1064.                         .addr = slave_addr,
  1065.                         .flags = 0,
  1066.                         .len = 1,
  1067.                         .buf = out_buf,
  1068.                 },
  1069.                 {
  1070.                         .addr = slave_addr,
  1071.                         .flags = I2C_M_RD,
  1072.                         .len = 1,
  1073.                         .buf = in_buf,
  1074.                 }
  1075.         };
  1076.  
  1077.         out_buf[0] = addr;
  1078.         out_buf[1] = 0;
  1079.  
  1080.         if (i2c_transfer(&i2c_bus->adapter, msgs, 2) == 2) {
  1081.                 *val = in_buf[0];
  1082.                 DRM_DEBUG("val = 0x%02x\n", *val);
  1083.         } else {
  1084.                 DRM_DEBUG("i2c 0x%02x 0x%02x read failed\n",
  1085.                           addr, *val);
  1086.         }
  1087. }
  1088.  
  1089. void radeon_i2c_put_byte(struct radeon_i2c_chan *i2c_bus,
  1090.                             u8 slave_addr,
  1091.                             u8 addr,
  1092.                             u8 val)
  1093. {
  1094.         uint8_t out_buf[2];
  1095.         struct i2c_msg msg = {
  1096.                 .addr = slave_addr,
  1097.                 .flags = 0,
  1098.                 .len = 2,
  1099.                 .buf = out_buf,
  1100.         };
  1101.  
  1102.         out_buf[0] = addr;
  1103.         out_buf[1] = val;
  1104.  
  1105.         if (i2c_transfer(&i2c_bus->adapter, &msg, 1) != 1)
  1106.                 DRM_DEBUG("i2c 0x%02x 0x%02x write failed\n",
  1107.                           addr, val);
  1108. }
  1109.  
  1110. /* ddc router switching */
  1111. void radeon_router_select_ddc_port(struct radeon_connector *radeon_connector)
  1112. {
  1113.         u8 val;
  1114.  
  1115.     if (!radeon_connector->router.ddc_valid)
  1116.                 return;
  1117.  
  1118.         if (!radeon_connector->router_bus)
  1119.                 return;
  1120.  
  1121.         radeon_i2c_get_byte(radeon_connector->router_bus,
  1122.                             radeon_connector->router.i2c_addr,
  1123.                             0x3, &val);
  1124.         val &= ~radeon_connector->router.ddc_mux_control_pin;
  1125.         radeon_i2c_put_byte(radeon_connector->router_bus,
  1126.                             radeon_connector->router.i2c_addr,
  1127.                             0x3, val);
  1128.         radeon_i2c_get_byte(radeon_connector->router_bus,
  1129.                             radeon_connector->router.i2c_addr,
  1130.                             0x1, &val);
  1131.         val &= ~radeon_connector->router.ddc_mux_control_pin;
  1132.         val |= radeon_connector->router.ddc_mux_state;
  1133.         radeon_i2c_put_byte(radeon_connector->router_bus,
  1134.                             radeon_connector->router.i2c_addr,
  1135.                             0x1, val);
  1136. }
  1137.  
  1138. /* clock/data router switching */
  1139. void radeon_router_select_cd_port(struct radeon_connector *radeon_connector)
  1140. {
  1141.         u8 val;
  1142.  
  1143.         if (!radeon_connector->router.cd_valid)
  1144.                 return;
  1145.  
  1146.         if (!radeon_connector->router_bus)
  1147.                 return;
  1148.  
  1149.         radeon_i2c_get_byte(radeon_connector->router_bus,
  1150.                             radeon_connector->router.i2c_addr,
  1151.                             0x3, &val);
  1152.         val &= ~radeon_connector->router.cd_mux_control_pin;
  1153.         radeon_i2c_put_byte(radeon_connector->router_bus,
  1154.                             radeon_connector->router.i2c_addr,
  1155.                             0x3, val);
  1156.         radeon_i2c_get_byte(radeon_connector->router_bus,
  1157.                             radeon_connector->router.i2c_addr,
  1158.                             0x1, &val);
  1159.         val &= ~radeon_connector->router.cd_mux_control_pin;
  1160.         val |= radeon_connector->router.cd_mux_state;
  1161.         radeon_i2c_put_byte(radeon_connector->router_bus,
  1162.                             radeon_connector->router.i2c_addr,
  1163.                             0x1, val);
  1164. }
  1165.  
  1166.