Subversion Repositories Kolibri OS

Rev

Rev 1600 | Go to most recent revision | Blame | Last modification | View Log | Download | RSS feed

  1.  
  2. #define UHCI_USBLEGSUP          0x00c0  /* legacy support */
  3. #define UHCI_USBLEGSUP_DEFAULT  0x2000  /* only PIRQ enable set */
  4. #define UHCI_USBLEGSUP_RWC      0x8f00  /* the R/WC bits */
  5. #define UHCI_USBLEGSUP_RO       0x5040  /* R/O and reserved bits */
  6.  
  7.  
  8. #define UHCI_USBCMD                  0  /* command register */
  9. #define UHCI_USBINTR                 4  /* interrupt register */
  10. #define UHCI_USBCMD_RUN         0x0001  /* RUN/STOP bit */
  11. #define UHCI_USBCMD_HCRESET     0x0002  /* Host Controller reset */
  12. #define UHCI_USBCMD_EGSM        0x0008  /* Global Suspend Mode */
  13. #define UHCI_USBCMD_CONFIGURE   0x0040  /* Config Flag */
  14. #define UHCI_USBINTR_RESUME     0x0002  /* Resume interrupt enable */
  15.  
  16.  
  17. #define USBCMD                       0
  18. #define  USBCMD_RS              0x0001  /* Run/Stop */
  19. #define  USBCMD_HCRESET         0x0002  /* Host reset */
  20. #define  USBCMD_GRESET          0x0004  /* Global reset */
  21. #define  USBCMD_EGSM            0x0008  /* Global Suspend Mode */
  22. #define  USBCMD_FGR             0x0010  /* Force Global Resume */
  23. #define  USBCMD_SWDBG           0x0020  /* SW Debug mode */
  24. #define  USBCMD_CF              0x0040  /* Config Flag (sw only) */
  25. #define  USBCMD_MAXP            0x0080  /* Max Packet (0 = 32, 1 = 64) */
  26.  
  27. #define  USBSTS                      2
  28. #define   USBSTS_USBINT         0x0001  /* Interrupt due to IOC */
  29. #define   USBSTS_ERROR          0x0002  /* Interrupt due to error */
  30. #define   USBSTS_RD             0x0004  /* Resume Detect */
  31. #define   USBSTS_HSE            0x0008  /* Host System Error: PCI problems */
  32. #define   USBSTS_HCPE           0x0010  /* Host Controller Process Error:
  33.                                          * the schedule is buggy */
  34. #define   USBSTS_HCH            0x0020  /* HC Halted */
  35.  
  36.  
  37. #define  USBFRNUM                    6
  38. #define  USBFLBASEADD                8
  39. #define  USBSOF                     12
  40. #define  USBSOF_DEFAULT             64  /* Frame length is exactly 1 ms */
  41.  
  42. #define  USBPORTSC1                 16
  43. #define  USBPORTSC2                 18
  44.  
  45. #define  UHCI_RH_MAXCHILD            7
  46.  
  47.  
  48. /*
  49.  * Make sure the controller is completely inactive, unable to
  50.  * generate interrupts or do DMA.
  51.  */
  52. void uhci_reset_hc(hc_t *hc)
  53. {
  54.         /* Turn off PIRQ enable and SMI enable.  (This also turns off the
  55.          * BIOS's USB Legacy Support.)  Turn off all the R/WC bits too.
  56.          */
  57.    pciWriteWord(hc->PciTag, UHCI_USBLEGSUP, UHCI_USBLEGSUP_RWC);
  58.  
  59.         /* Reset the HC - this will force us to get a
  60.          * new notification of any already connected
  61.          * ports due to the virtual disconnect that it
  62.          * implies.
  63.          */
  64.    out16(hc->iobase + UHCI_USBCMD, UHCI_USBCMD_HCRESET);
  65.    __asm__ __volatile__ ("":::"memory");
  66.  
  67.    delay(20/10);
  68.  
  69.    if (in16(hc->iobase + UHCI_USBCMD) & UHCI_USBCMD_HCRESET)
  70.        dbgprintf("HCRESET not completed yet!\n");
  71.  
  72.         /* Just to be safe, disable interrupt requests and
  73.          * make sure the controller is stopped.
  74.          */
  75.    out16(hc->iobase + UHCI_USBINTR, 0);
  76.    out16(hc->iobase + UHCI_USBCMD, 0);
  77. };
  78.  
  79. int uhci_check_and_reset_hc(hc_t *hc)
  80. {
  81.    u16_t legsup;
  82.         unsigned int cmd, intr;
  83.  
  84.         /*
  85.          * When restarting a suspended controller, we expect all the
  86.          * settings to be the same as we left them:
  87.          *
  88.          *      PIRQ and SMI disabled, no R/W bits set in USBLEGSUP;
  89.          *      Controller is stopped and configured with EGSM set;
  90.          *      No interrupts enabled except possibly Resume Detect.
  91.          *
  92.          * If any of these conditions are violated we do a complete reset.
  93.          */
  94.    legsup = pciReadWord(hc->PciTag, UHCI_USBLEGSUP);
  95.         if (legsup & ~(UHCI_USBLEGSUP_RO | UHCI_USBLEGSUP_RWC)) {
  96.        dbgprintf("%s: legsup = 0x%04x\n",__FUNCTION__, legsup);
  97.                 goto reset_needed;
  98.         }
  99.  
  100.    cmd = in16(hc->iobase + UHCI_USBCMD);
  101.    if ( (cmd & UHCI_USBCMD_RUN) ||
  102.        !(cmd & UHCI_USBCMD_CONFIGURE) ||
  103.        !(cmd & UHCI_USBCMD_EGSM))
  104.    {
  105.        dbgprintf("%s: cmd = 0x%04x\n", __FUNCTION__, cmd);
  106.                 goto reset_needed;
  107.         }
  108.  
  109.    intr = in16(hc->iobase + UHCI_USBINTR);
  110.    if (intr & (~UHCI_USBINTR_RESUME))
  111.    {
  112.        dbgprintf("%s: intr = 0x%04x\n", __FUNCTION__, intr);
  113.                 goto reset_needed;
  114.         }
  115.         return 0;
  116.  
  117. reset_needed:
  118.    dbgprintf("Performing full reset\n");
  119.    uhci_reset_hc(hc);
  120.         return 1;
  121. }
  122.  
  123. void hc_interrupt()
  124. {
  125.    hc_t   *hc;
  126.  
  127.    printf("USB interrupt\n");
  128.  
  129.    hc = (hc_t*)hc_list.next;
  130.  
  131.    while( &hc->list != &hc_list)
  132.    {
  133.        hc_t  *tmp;
  134.        u16_t  status;
  135.  
  136.        tmp = hc;
  137.        hc = (hc_t*)hc->list.next;
  138.  
  139.        status = in16(tmp->iobase + USBSTS);
  140.        if (!(status & ~USBSTS_HCH))            /* shared interrupt, not mine */
  141.            continue;
  142.        out16(tmp->iobase + USBSTS, status);     /* Clear it */
  143.    }
  144.  
  145. };
  146.  
  147.  
  148.  
  149. bool init_hc(hc_t *hc)
  150. {
  151.    int    port;
  152.    u32_t  ifl;
  153.    u16_t  dev_status;
  154.    td_t   *td;
  155.    int i;
  156.  
  157.    dbgprintf("\n\ninit uhci %x\n\n", hc->pciId);
  158.  
  159.    for(i=0;i<6;i++)
  160.    {
  161.        if(hc->ioBase[i]){
  162.           hc->iobase = hc->ioBase[i];
  163.       //    dbgprintf("Io base_%d 0x%x\n", i,hc->ioBase[i]);
  164.           break;
  165.        };
  166.    };
  167.  
  168.         /* The UHCI spec says devices must have 2 ports, and goes on to say
  169.          * they may have more but gives no way to determine how many there
  170.          * are.  However according to the UHCI spec, Bit 7 of the port
  171.          * status and control register is always set to 1.  So we try to
  172.          * use this to our advantage.  Another common failure mode when
  173.          * a nonexistent register is addressed is to return all ones, so
  174.          * we test for that also.
  175.          */
  176.    for (port = 0; port < 2; port++)
  177.    {
  178.        u32_t status;
  179.  
  180.        status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  181.        dbgprintf("port%d status %x\n", port, status);
  182.        if (!(status & 0x0080) || status == 0xffff)
  183.                         break;
  184.         }
  185.    dbgprintf("detected %d ports\n\n", port);
  186.  
  187.    hc->numports = port;
  188.  
  189.         /* Kick BIOS off this hardware and reset if the controller
  190.          * isn't already safely quiescent.
  191.          */
  192.     uhci_check_and_reset_hc(hc);
  193.  
  194.     hc->frame_base   = (u32_t*)KernelAlloc(4096);
  195.     hc->frame_dma    = GetPgAddr(hc->frame_base);
  196.     hc->frame_number = 0;
  197.  
  198.  
  199.     for (i = 0; i < UHCI_NUM_SKELQH; i++)
  200.     {
  201.     qh_t *qh = alloc_qh();
  202.  
  203.     qh->qlink = 1;
  204.     qh->qelem = 1;
  205.  
  206.         hc->qh[i] = qh;
  207.     }
  208.     for (i = SKEL_ISO + 1; i < SKEL_ASYNC; ++i)
  209.         hc->qh[i]->qlink = hc->qh[SKEL_ASYNC]->dma | 2;
  210.  
  211. /*
  212.     td = alloc_td();
  213.  
  214.     td->link   = 1;
  215.     td->status =  (1<<24) | (1<<23) ;
  216.     td->token  = TOKEN( 0x7FF, DATA0, 0, 0, 0xE1);
  217.     td->buffer = 0;
  218.     td->bk     = NULL;
  219. */
  220.  
  221.     for (i = 0; i < 1024; i++)
  222.     {
  223.         int qnum;
  224.  
  225.         qnum = 8 - (int) __bsf( i | 1024);
  226.  
  227.         if (qnum <= 1)
  228.             qnum = 9;
  229.  
  230.         hc->frame_base[i] = hc->qh[qnum]->dma | 2;
  231.     }
  232.  
  233.     mb();
  234.  
  235.     /* Set the frame length to the default: 1 ms exactly */
  236.     out8(hc->iobase + USBSOF, USBSOF_DEFAULT);
  237.  
  238.         /* Store the frame list base address */
  239.     out32(hc->iobase + USBFLBASEADD, hc->frame_dma);
  240.  
  241.         /* Set the current frame number */
  242.     out16(hc->iobase + USBFRNUM, 0);
  243.  
  244.     out16(hc->iobase + USBSTS, 0x3F);
  245.  
  246.     out16(hc->iobase + UHCI_USBINTR, 4);
  247.  
  248.     AttachIntHandler(hc->irq_line, hc_interrupt, 0);
  249.  
  250.     pciWriteWord(hc->PciTag, UHCI_USBLEGSUP, UHCI_USBLEGSUP_DEFAULT);
  251.  
  252.     out16(hc->iobase + USBCMD, USBCMD_RS | USBCMD_CF |
  253.                                USBCMD_MAXP);
  254.  
  255.     for (port = 0; port < hc->numports; ++port)
  256.         out16(hc->iobase + USBPORTSC1 + (port * 2), 0x200);
  257.     delay(100/10);
  258.  
  259.     for (port = 0; port < 2; ++port)
  260.     {
  261.         time_t timeout;
  262.  
  263.         u32_t status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  264.         dbgprintf("port%d status %x\n", port, status);
  265.  
  266.         out16(hc->iobase + USBPORTSC1 + (port * 2), 0);
  267.  
  268.         timeout = 100/10;
  269.         while(timeout--)
  270.         {
  271.             delay(10/10);
  272.             status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  273.             if(status & 1)
  274.             {
  275.                 udev_t *dev = kmalloc(sizeof(udev_t),0);
  276.  
  277.                 out16(hc->iobase + USBPORTSC1 + (port * 2), 0x0E);
  278.  
  279.                 delay(20/10);
  280.  
  281.                 dbgprintf("enable port\n");
  282.                 status = in16(hc->iobase + USBPORTSC1 + (port * 2));
  283.                 dbgprintf("port%d status %x\n", port, status);
  284.  
  285.                 INIT_LIST_HEAD(&dev->list);
  286.  
  287.                 dev->host     = hc;
  288.                 dev->port     = port;
  289.                 dev->ep0_size = 8;
  290.                 dev->status   = status;
  291.  
  292.                 dbgprintf("port%d connected", port);
  293.                 if(status & 4)
  294.                     dbgprintf(" enabled");
  295.                 else
  296.                     dbgprintf(" disabled");
  297.                 if(status & 0x100){
  298.                     dev->speed = 0x4000000;
  299.                     dbgprintf(" low speed\n");
  300.                 } else {
  301.                     dev->speed = 0;
  302.                     dbgprintf(" full speed\n");
  303.                 };
  304.  
  305.                 if(set_address(dev)) {
  306.                     list_add_tail(&dev->list, &newdev_list);
  307.                     hc->port_map |= 1<<port;
  308.                 }
  309.                 else {
  310.                     free(dev);
  311.                     out16(hc->iobase + USBPORTSC1 + (port * 2), 0);
  312.                 }
  313.                 break;
  314.             };
  315.         };
  316.     };
  317.     return true;
  318. };
  319.  
  320. u16_t __attribute__((aligned(16)))
  321.       req_descr[4]  = {0x0680,0x0100,0x0000,8};
  322.  
  323. /*
  324. IN(69) OUT(E1) SETUP(2D)
  325. SETUP(0) IN(1)
  326. SETUP(0) OUT(1) OUT(0) OUT(1)...IN(1)
  327. SETUP(0) IN(1) IN(0) IN(1)...OUT(0)
  328. */
  329.  
  330.  
  331. bool set_address(udev_t *dev)
  332. {
  333.     static  udev_id   = 0;
  334.     static  udev_addr = 0;
  335.     static  u16_t __attribute__((aligned(16)))
  336.             req_addr[4] = {0x0500,0x0001,0x0000,0x0000};
  337.  
  338.     static  u16_t __attribute__((aligned(16)))
  339.             req_descr[4]  = {0x0680,0x0100,0x0000,8};
  340.  
  341.     static  u32_t   data[2] __attribute__((aligned(16)));
  342.  
  343.     qh_t  *qh;
  344.     td_t  *td0, *td1, *td2;
  345.     u32_t   dev_status;
  346.     count_t timeout;
  347.     int address;
  348.  
  349.     address   = ++udev_addr;
  350.  
  351.     req_addr[1] = address;
  352.  
  353.     if( !ctrl_request(dev, &req_addr, DOUT, NULL, 0))
  354.         return false;
  355.  
  356.     dev->addr = address;
  357.     dev->id   = (++udev_id << 8) | address;
  358.  
  359.     dbgprintf("set address %d\n", address);
  360.  
  361.     data[0] = 0;
  362.     data[1] = 0;
  363.  
  364.     if( !ctrl_request(dev, &req_descr, DIN, data, 8))
  365.         return false;
  366.  
  367.     dev_descr_t *descr = (dev_descr_t*)&data;
  368.     dev->ep0_size = descr->bMaxPacketSize0;
  369.  
  370.     return true;
  371. }
  372.  
  373. request_t *create_request(udev_t *dev, endp_t *enp, u32_t dir,
  374.                           void *data, size_t req_size)
  375. {
  376.     td_t  *td, *td_prev;
  377.     addr_t data_dma;
  378.  
  379.     size_t  packet_size = enp->size;
  380.     size_t  size = req_size;
  381.  
  382.     request_t *rq = (request_t*)kmalloc(sizeof(request_t),0);
  383.  
  384.     INIT_LIST_HEAD(&rq->list);
  385.  
  386.     rq->data = (addr_t)data;
  387.     rq->size = req_size;
  388.     rq->dev  = dev;
  389.  
  390.     if(data)
  391.         data_dma = DMA(data);
  392.  
  393.     td_prev = NULL;
  394.  
  395.     while(size > 0)
  396.     {
  397.         if ( size < packet_size)
  398.         {
  399.             packet_size = size;
  400.         };
  401.  
  402.         td = alloc_td();
  403.         td->link = 1;
  404.  
  405.         if(rq->td_head == NULL)
  406.             rq->td_head = td;
  407.  
  408.         if( td_prev )
  409.             td_prev->link   = td->dma | 4;
  410.         td->status = TD_CTRL_ACTIVE | dev->speed;
  411.         td->token  = TOKEN(packet_size,enp->toggle,enp->address,
  412.                            dev->addr,dir);
  413.         td->buffer = data_dma;
  414.         td->bk     = td_prev;
  415.  
  416.         td_prev = td;
  417.  
  418.         data_dma+= packet_size;
  419.         size-= packet_size;
  420.         enp->toggle ^= DATA1;
  421.     };
  422.  
  423.     td->status |= TD_CTRL_IOC;
  424.     rq->td_tail = td;
  425.     return rq;
  426. }
  427.  
  428. bool ctrl_request(udev_t *dev, void *req, u32_t pid,
  429.                   void *data, size_t req_size)
  430. {
  431.     size_t  packet_size = dev->ep0_size;
  432.     size_t  size = req_size;
  433.     u32_t   toggle = DATA1;
  434.  
  435.     td_t   *td0, *td, *td_prev;
  436.     qh_t   *qh;
  437.     addr_t  data_dma = 0;
  438.     bool    retval;
  439.  
  440.     td0 = alloc_td();
  441.  
  442.     td0->status = 0x00800000 | dev->speed;
  443.     td0->token  = TOKEN( 8, DATA0, 0, dev->addr, 0x2D);
  444.     td0->buffer = DMA(req);
  445.     td0->bk     = NULL;
  446.  
  447.     if(data)
  448.         data_dma = DMA(data);
  449.  
  450.     td_prev = td0;
  451.  
  452.     while(size > 0)
  453.     {
  454.         if ( size < packet_size)
  455.         {
  456.             packet_size = size;
  457.         };
  458.  
  459.         td = alloc_td();
  460.         td_prev->link   = td->dma | 4;
  461.         td->status = TD_CTRL_ACTIVE | dev->speed;
  462.         td->token  = TOKEN(packet_size, toggle, 0,dev->addr, pid);
  463.         td->buffer = data_dma;
  464.         td->bk     = td_prev;
  465.  
  466.         td_prev = td;
  467.  
  468.         data_dma+= packet_size;
  469.         size-= packet_size;
  470.         toggle ^= DATA1;
  471.     }
  472.  
  473.     td = alloc_td();
  474.     td_prev->link   = td->dma | 4;
  475.  
  476.     pid = (pid == DIN) ? DOUT : DIN;
  477.  
  478.     td->link = 1;
  479.     td->status = TD_CTRL_ACTIVE | TD_CTRL_IOC | dev->speed ;
  480.     td->token  = (0x7FF<<21)|DATA1|(dev->addr<<8)|pid;
  481.     td->buffer = 0;
  482.     td->bk     = td_prev;
  483.  
  484.     qh = dev->host->qh[SKEL_ASYNC];
  485.  
  486.     qh->qelem = td0->dma;
  487.  
  488.     mb();
  489.  //   __asm__ __volatile__ ("":::"memory");
  490.  
  491.     count_t timeout  = 25;
  492.     while(timeout--){
  493.         delay(10/10);
  494.         if( !(td->status & TD_CTRL_ACTIVE))
  495.             break;
  496.     }
  497.  
  498.     if( (td0->status & TD_ANY_ERROR) ||
  499.         (td_prev->status & TD_ANY_ERROR) ||
  500.         (td->status & TD_ANY_ERROR))
  501.     {
  502.         u32_t dev_status = in16(dev->host->iobase + USBSTS);
  503.  
  504.         dbgprintf("\nframe %x, cmd %x status %x\n",
  505.                    in16(dev->host->iobase + USBFRNUM),
  506.                    in16(dev->host->iobase + USBCMD),
  507.                     dev_status);
  508.         dbgprintf("td0 status %x\n",td0->status);
  509.         dbgprintf("td_prev status %x\n",td_prev->status);
  510.         dbgprintf("td status %x\n",td->status);
  511.         dbgprintf("qh %x \n", qh->qelem);
  512.  
  513.         retval = false;
  514.     } else retval = true;
  515.  
  516.     do
  517.     {
  518.         td_prev = td->bk;
  519.         free_td(td);
  520.         td = td_prev;
  521.     }while( td != NULL);
  522.  
  523.     return retval;
  524. };
  525.  
  526.  
  527. bool init_device(udev_t *dev)
  528. {
  529.     static  u16_t __attribute__((aligned(16)))
  530.             req_descr[4]  = {0x0680,0x0100,0x0000,18};
  531.  
  532.     static  u16_t __attribute__((aligned(16)))
  533.             req_conf[4]  = {0x0680,0x0200,0x0000,9};
  534.  
  535.     static dev_descr_t __attribute__((aligned(16))) descr;
  536.  
  537.     interface_descr_t *interface;
  538.  
  539.     u32_t  data[8];
  540.  
  541.     u8_t *dptr;
  542.     conf_descr_t      *conf;
  543.  
  544.     dbgprintf("\ninit device %x, host %x, port %d\n\n",
  545.                dev->id, dev->host->pciId, dev->port);
  546.  
  547.     if( !ctrl_request(dev, req_descr, DIN, &descr, 18))
  548.         return;
  549.  
  550.     dev->dev_descr = descr;
  551.  
  552.     dbgprintf("device descriptor:\n\n"
  553.               "bLength             %d\n"
  554.               "bDescriptorType     %d\n"
  555.               "bcdUSB              %x\n"
  556.               "bDeviceClass        %x\n"
  557.               "bDeviceSubClass     %x\n"
  558.               "bDeviceProtocol     %x\n"
  559.               "bMaxPacketSize0     %d\n"
  560.               "idVendor            %x\n"
  561.               "idProduct           %x\n"
  562.               "bcdDevice           %x\n"
  563.               "iManufacturer       %x\n"
  564.               "iProduct            %x\n"
  565.               "iSerialNumber       %x\n"
  566.               "bNumConfigurations  %d\n\n",
  567.               descr.bLength, descr.bDescriptorType,
  568.               descr.bcdUSB,  descr.bDeviceClass,
  569.               descr.bDeviceSubClass, descr.bDeviceProtocol,
  570.               descr.bMaxPacketSize0, descr.idVendor,
  571.               descr.idProduct, descr.bcdDevice,
  572.               descr.iManufacturer, descr.iProduct,
  573.               descr.iSerialNumber, descr.bNumConfigurations);
  574.  
  575.     req_conf[3] = 8;
  576.     if( !ctrl_request(dev, req_conf, DIN, &data, 8))
  577.         return;
  578.  
  579.     conf = (conf_descr_t*)&data;
  580.  
  581.     size_t conf_size = conf->wTotalLength;
  582.  
  583.     req_conf[3] = conf_size;
  584.     conf = malloc(conf_size);
  585.  
  586.     if( !ctrl_request(dev, req_conf, DIN, conf, conf_size))
  587.         return;
  588.  
  589.     dptr = (u8_t*)conf;
  590.     dptr+= conf->bLength;
  591.  
  592.     dbgprintf("configuration descriptor\n\n"
  593.               "bLength             %d\n"
  594.               "bDescriptorType     %d\n"
  595.               "wTotalLength        %d\n"
  596.               "bNumInterfaces      %d\n"
  597.               "bConfigurationValue %x\n"
  598.               "iConfiguration      %d\n"
  599.               "bmAttributes        %x\n"
  600.               "bMaxPower           %dmA\n\n",
  601.               conf->bLength,
  602.               conf->bDescriptorType,
  603.               conf->wTotalLength,
  604.               conf->bNumInterfaces,
  605.               conf->bConfigurationValue,
  606.               conf->iConfiguration,
  607.               conf->bmAttributes,
  608.               conf->bMaxPower*2);
  609.  
  610.         interface = (interface_descr_t*)dptr;
  611.  
  612.         switch(interface->bInterfaceClass)
  613.         {
  614.             case USB_CLASS_AUDIO:
  615.                 dbgprintf( "audio device\n");
  616.                 break;
  617.             case USB_CLASS_HID:
  618.                 dev->conf = conf;
  619.                 list_del(&dev->list);
  620.                 return init_hid(dev);
  621.  
  622.             case USB_CLASS_PRINTER:
  623.                 dbgprintf("printer\n");
  624.                 break;
  625.             case USB_CLASS_MASS_STORAGE:
  626.                 dbgprintf("mass storage device\n");
  627.                 break;
  628.             case USB_CLASS_HUB:
  629.                 dbgprintf("hub device\n");
  630.                 break;
  631.             default:
  632.                 dbgprintf("unknown device\n");
  633.         };
  634. };
  635.