Subversion Repositories Kolibri OS

Rev

Rev 5050 | Rev 5363 | Go to most recent revision | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed

  1. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  2. ;;                                                                 ;;
  3. ;; Copyright (C) KolibriOS team 2004-2014. All rights reserved.    ;;
  4. ;; Distributed under terms of the GNU General Public License       ;;
  5. ;;                                                                 ;;
  6. ;;  RTL8169 driver for KolibriOS                                   ;;
  7. ;;                                                                 ;;
  8. ;;  Copyright 2007 mike.dld,                                       ;;
  9. ;;   mike.dld@gmail.com                                            ;;
  10. ;;                                                                 ;;
  11. ;; port to net branch by hidnplayr                                 ;;
  12. ;;                                                                 ;;
  13. ;;  References:                                                    ;;
  14. ;;    r8169.c - linux driver (etherboot project)                   ;;
  15. ;;                                                                 ;;
  16. ;;          GNU GENERAL PUBLIC LICENSE                             ;;
  17. ;;             Version 2, June 1991                                ;;
  18. ;;                                                                 ;;
  19. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  20.  
  21. format PE DLL native
  22. entry START
  23.  
  24.         CURRENT_API             = 0x0200
  25.         COMPATIBLE_API          = 0x0100
  26.         API_VERSION             = (COMPATIBLE_API shl 16) + CURRENT_API
  27.  
  28.         MAX_DEVICES             = 16
  29.  
  30.         __DEBUG__               = 1
  31.         __DEBUG_LEVEL__         = 2     ; 1 = verbose, 2 = errors only
  32.  
  33.         NUM_TX_DESC             = 4
  34.         NUM_RX_DESC             = 4
  35.  
  36. section '.flat' readable writable executable
  37.  
  38. include '../proc32.inc'
  39. include '../struct.inc'
  40. include '../macros.inc'
  41. include '../fdo.inc'
  42. include '../netdrv.inc'
  43.  
  44.         REG_MAC0                = 0x0 ; Ethernet hardware address
  45.         REG_MAR0                = 0x8 ; Multicast filter
  46.         REG_TxDescStartAddr     = 0x20
  47.         REG_TxHDescStartAddr    = 0x28
  48.         REG_FLASH               = 0x30
  49.         REG_ERSR                = 0x36
  50.         REG_ChipCmd             = 0x37
  51.         REG_TxPoll              = 0x38
  52.         REG_IntrMask            = 0x3C
  53.         REG_IntrStatus          = 0x3E
  54.         REG_TxConfig            = 0x40
  55.         REG_RxConfig            = 0x44
  56.         REG_RxMissed            = 0x4C
  57.         REG_Cfg9346             = 0x50
  58.         REG_Config0             = 0x51
  59.         REG_Config1             = 0x52
  60.         REG_Config2             = 0x53
  61.         REG_Config3             = 0x54
  62.         REG_Config4             = 0x55
  63.         REG_Config5             = 0x56
  64.         REG_MultiIntr           = 0x5C
  65.         REG_PHYAR               = 0x60
  66.         REG_TBICSR              = 0x64
  67.         REG_TBI_ANAR            = 0x68
  68.         REG_TBI_LPAR            = 0x6A
  69.         REG_PHYstatus           = 0x6C
  70.         REG_RxMaxSize           = 0xDA
  71.         REG_CPlusCmd            = 0xE0
  72.         REG_RxDescStartAddr     = 0xE4
  73.         REG_ETThReg             = 0xEC
  74.         REG_FuncEvent           = 0xF0
  75.         REG_FuncEventMask       = 0xF4
  76.         REG_FuncPresetState     = 0xF8
  77.         REG_FuncForceEvent      = 0xFC
  78.  
  79.         ; InterruptStatusBits
  80.         ISB_SYSErr              = 0x8000
  81.         ISB_PCSTimeout          = 0x4000
  82.         ISB_SWInt               = 0x0100
  83.         ISB_TxDescUnavail       = 0x80
  84.         ISB_RxFIFOOver          = 0x40
  85.         ISB_LinkChg             = 0x20
  86.         ISB_RxOverflow          = 0x10
  87.         ISB_TxErr               = 0x08
  88.         ISB_TxOK                = 0x04
  89.         ISB_RxErr               = 0x02
  90.         ISB_RxOK                = 0x01
  91.  
  92.         ; RxStatusDesc
  93.         SD_RxRES                = 0x00200000
  94.         SD_RxCRC                = 0x00080000
  95.         SD_RxRUNT               = 0x00100000
  96.         SD_RxRWT                = 0x00400000
  97.  
  98.         ; ChipCmdBits
  99.         CMD_Reset               = 0x10
  100.         CMD_RxEnb               = 0x08
  101.         CMD_TxEnb               = 0x04
  102.         CMD_RxBufEmpty          = 0x01
  103.  
  104.         ; Cfg9346Bits
  105.         CFG_9346_Lock           = 0x00
  106.         CFG_9346_Unlock         = 0xC0
  107.  
  108.         ; rx_mode_bits
  109.         RXM_AcceptErr           = 0x20
  110.         RXM_AcceptRunt          = 0x10
  111.         RXM_AcceptBroadcast     = 0x08
  112.         RXM_AcceptMulticast     = 0x04
  113.         RXM_AcceptMyPhys        = 0x02
  114.         RXM_AcceptAllPhys       = 0x01
  115.  
  116.         ; RxConfigBits
  117.         RXC_FIFOShift           = 13
  118.         RXC_DMAShift            = 8
  119.  
  120.         ; TxConfigBits
  121.         TXC_InterFrameGapShift  = 24
  122.         TXC_DMAShift            = 8    ; DMA burst value (0-7) is shift this many bits
  123.  
  124.         ; PHYstatus
  125.         PHYS_TBI_Enable         = 0x80
  126.         PHYS_TxFlowCtrl         = 0x40
  127.         PHYS_RxFlowCtrl         = 0x20
  128.         PHYS_1000bpsF           = 0x10
  129.         PHYS_100bps             = 0x08
  130.         PHYS_10bps              = 0x04
  131.         PHYS_LinkStatus         = 0x02
  132.         PHYS_FullDup            = 0x01
  133.  
  134.         ; GIGABIT_PHY_registers
  135.         PHY_CTRL_REG            = 0
  136.         PHY_STAT_REG            = 1
  137.         PHY_AUTO_NEGO_REG       = 4
  138.         PHY_1000_CTRL_REG       = 9
  139.  
  140.         ; GIGABIT_PHY_REG_BIT
  141.         PHY_Restart_Auto_Nego   = 0x0200
  142.         PHY_Enable_Auto_Nego    = 0x1000
  143.  
  144.         ; PHY_STAT_REG = 1
  145.         PHY_Auto_Neco_Comp      = 0x0020
  146.  
  147.         ; PHY_AUTO_NEGO_REG = 4
  148.         PHY_Cap_10_Half         = 0x0020
  149.         PHY_Cap_10_Full         = 0x0040
  150.         PHY_Cap_100_Half        = 0x0080
  151.         PHY_Cap_100_Full        = 0x0100
  152.  
  153.         ; PHY_1000_CTRL_REG = 9
  154.         PHY_Cap_1000_Full       = 0x0200
  155.         PHY_Cap_1000_Half       = 0x0100
  156.  
  157.         PHY_Cap_PAUSE           = 0x0400
  158.         PHY_Cap_ASYM_PAUSE      = 0x0800
  159.  
  160.         PHY_Cap_Null            = 0x0
  161.  
  162.         ; _MediaType
  163.         MT_10_Half              = 0x01
  164.         MT_10_Full              = 0x02
  165.         MT_100_Half             = 0x04
  166.         MT_100_Full             = 0x08
  167.         MT_1000_Full            = 0x10
  168.  
  169.         ; _TBICSRBit
  170.         TBI_LinkOK              = 0x02000000
  171.  
  172.         ; _DescStatusBit
  173.         DSB_OWNbit              = 0x80000000
  174.         DSB_EORbit              = 0x40000000
  175.         DSB_FSbit               = 0x20000000
  176.         DSB_LSbit               = 0x10000000
  177.  
  178.         RX_BUF_SIZE             = 1536          ; Rx Buffer size
  179.  
  180. ; max supported gigabit ethernet frame size -- must be at least (dev->mtu+14+4)
  181.         MAX_ETH_FRAME_SIZE      = 1536
  182.  
  183.         TX_FIFO_THRESH          = 256           ; In bytes
  184.  
  185.         RX_FIFO_THRESH          = 7             ; 7 means NO threshold, Rx buffer level before first PCI xfer
  186.         RX_DMA_BURST            = 7             ; Maximum PCI burst, '6' is 1024
  187.         TX_DMA_BURST            = 7             ; Maximum PCI burst, '6' is 1024
  188.         ETTh                    = 0x3F          ; 0x3F means NO threshold
  189.  
  190.         EarlyTxThld             = 0x3F          ; 0x3F means NO early transmit
  191.         RxPacketMaxSize         = 0x0800        ; Maximum size supported is 16K-1
  192.         InterFrameGap           = 0x03          ; 3 means InterFrameGap = the shortest one
  193.  
  194.         HZ                      = 1000
  195.  
  196.         RTL_MIN_IO_SIZE         = 0x80
  197.         TX_TIMEOUT              = (6*HZ)
  198.  
  199.         TIMER_EXPIRE_TIME       = 100
  200.  
  201.         ETH_HDR_LEN             = 14
  202.         DEFAULT_MTU             = 1500
  203.         DEFAULT_RX_BUF_LEN      = 1536
  204.  
  205.  
  206. ;ifdef   JUMBO_FRAME_SUPPORT
  207. ;        MAX_JUMBO_FRAME_MTU     = 10000
  208. ;        MAX_RX_SKBDATA_SIZE     = (MAX_JUMBO_FRAME_MTU + ETH_HDR_LEN )
  209. ;else
  210.         MAX_RX_SKBDATA_SIZE     = 1600
  211. ;end if
  212.  
  213.         MCFG_METHOD_01          = 0x01
  214.         MCFG_METHOD_02          = 0x02
  215.         MCFG_METHOD_03          = 0x03
  216.         MCFG_METHOD_04          = 0x04
  217.         MCFG_METHOD_05          = 0x05
  218.         MCFG_METHOD_11          = 0x0b
  219.         MCFG_METHOD_12          = 0x0c
  220.         MCFG_METHOD_13          = 0x0d
  221.         MCFG_METHOD_14          = 0x0e
  222.         MCFG_METHOD_15          = 0x0f
  223.  
  224.         PCFG_METHOD_1           = 0x01          ; PHY Reg 0x03 bit0-3 == 0x0000
  225.         PCFG_METHOD_2           = 0x02          ; PHY Reg 0x03 bit0-3 == 0x0001
  226.         PCFG_METHOD_3           = 0x03          ; PHY Reg 0x03 bit0-3 == 0x0002
  227.  
  228. struct  tx_desc
  229.         status    dd ?
  230.         vlan_tag  dd ?
  231.         buf_addr  dq ?
  232. ends
  233.         tx_desc.buf_soft_addr = NUM_TX_DESC*sizeof.tx_desc
  234.  
  235. struct  rx_desc
  236.         status    dd ?
  237.         vlan_tag  dd ?
  238.         buf_addr  dq ?
  239. ends
  240.         rx_desc.buf_soft_addr = NUM_RX_DESC*sizeof.rx_desc
  241.  
  242. struct  device          ETH_DEVICE
  243.  
  244.         io_addr         dd ?
  245.         pci_bus         dd ?
  246.         pci_dev         dd ?
  247.         irq_line        db ?
  248.                         rb 3 ; align 4
  249.         mmio_addr       dd ? ; memory map physical address
  250.         chipset         dd ?
  251.         pcfg            dd ?
  252.         mcfg            dd ?
  253.         cur_rx          dd ? ; Index into the Rx descriptor buffer of next Rx pkt
  254.         cur_tx          dd ? ; Index into the Tx descriptor buffer of next Rx pkt
  255.         TxDescArrays    dd ? ; Index of Tx Descriptor buffer
  256.         RxDescArrays    dd ? ; Index of Rx Descriptor buffer
  257.         TxDescArray     dd ? ; Index of 256-alignment Tx Descriptor buffer
  258.         RxDescArray     dd ? ; Index of 256-alignment Rx Descriptor buffer
  259.  
  260.         rb 0x100-($ and 0xff)   ; align 256
  261.         tx_ring         rb NUM_TX_DESC * sizeof.tx_desc * 2
  262.  
  263.         rb 0x100-($ and 0xff)   ; align 256
  264.         rx_ring         rb NUM_RX_DESC * sizeof.rx_desc * 2
  265.  
  266. ends
  267.  
  268.         intr_mask = ISB_LinkChg or ISB_RxOverflow or ISB_RxFIFOOver or ISB_TxErr or ISB_TxOK or ISB_RxErr or ISB_RxOK
  269.         rx_config = (RX_FIFO_THRESH shl RXC_FIFOShift) or (RX_DMA_BURST shl RXC_DMAShift) or 0x0000000E
  270.  
  271.  
  272. macro   udelay msec {
  273.  
  274.         push    esi ecx
  275.         mov     esi, msec
  276.         invoke  Sleep
  277.         pop     ecx esi
  278.  
  279. }
  280.  
  281. macro   WRITE_GMII_REG  RegAddr, value {
  282.  
  283.         set_io  [ebx + device.io_addr], REG_PHYAR
  284.         if      value eq ax
  285.         and     eax, 0x0000ffff
  286.         or      eax, 0x80000000 + (RegAddr shl 16)
  287.         else
  288.         mov     eax, 0x80000000 + (RegAddr shl 16) + value
  289.         end if
  290.         out     dx, eax
  291.  
  292.         call    PHY_WAIT_WRITE
  293. }
  294.  
  295. macro   READ_GMII_REG  RegAddr {
  296.  
  297. local   .error, .done
  298.  
  299.         set_io  [ebx + device.io_addr], REG_PHYAR
  300.         mov     eax, RegAddr shl 16
  301.         out     dx, eax
  302.  
  303.         call    PHY_WAIT_READ
  304.         jz      .error
  305.  
  306.         in      eax, dx
  307.         and     eax, 0xFFFF
  308.         jmp     .done
  309.  
  310.   .error:
  311.         or      eax, -1
  312.   .done:
  313. }
  314.  
  315. align 4
  316. PHY_WAIT_READ:       ; io addr must already be set to REG_PHYAR
  317.  
  318.         udelay  1        ;;;1000
  319.  
  320.         push    ecx
  321.         mov     ecx, 2000
  322.         ; Check if the RTL8169 has completed writing/reading to the specified MII register
  323.     @@:
  324.         in      eax, dx
  325.         test    eax, 0x80000000
  326.         jnz     .exit
  327.         udelay  1        ;;;100
  328.         loop    @b
  329.   .exit:
  330.         pop     ecx
  331.         ret
  332.  
  333. align 4
  334. PHY_WAIT_WRITE:       ; io addr must already be set to REG_PHYAR
  335.  
  336.         udelay  1        ;;;1000
  337.  
  338.         push    ecx
  339.         mov     ecx, 2000
  340.         ; Check if the RTL8169 has completed writing/reading to the specified MII register
  341.     @@:
  342.         in      eax, dx
  343.         test    eax, 0x80000000
  344.         jz      .exit
  345.         udelay  1        ;;;100
  346.         loop    @b
  347.   .exit:
  348.         pop     ecx
  349.         ret
  350.  
  351.  
  352.  
  353. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  354. ;;                        ;;
  355. ;; proc START             ;;
  356. ;;                        ;;
  357. ;; (standard driver proc) ;;
  358. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  359.  
  360. proc START c, reason:dword, cmdline:dword
  361.  
  362.         cmp     [reason], DRV_ENTRY
  363.         jne     .fail
  364.  
  365.         DEBUGF  2,"Loading driver\n"
  366.         invoke  RegService, my_service, service_proc
  367.         ret
  368.  
  369.   .fail:
  370.         xor     eax, eax
  371.         ret
  372.  
  373. endp
  374.  
  375.  
  376. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  377. ;;                        ;;
  378. ;; proc SERVICE_PROC      ;;
  379. ;;                        ;;
  380. ;; (standard driver proc) ;;
  381. ;;;;;;;;;;;;;;;;;;;;;;;;;;;;
  382.  
  383. proc service_proc stdcall, ioctl:dword
  384.  
  385.         mov     edx, [ioctl]
  386.         mov     eax, [edx + IOCTL.io_code]
  387.  
  388. ;------------------------------------------------------
  389.  
  390.         cmp     eax, 0 ;SRV_GETVERSION
  391.         jne     @F
  392.  
  393.         cmp     [edx + IOCTL.out_size], 4
  394.         jb      .fail
  395.         mov     eax, [edx + IOCTL.output]
  396.         mov     [eax], dword API_VERSION
  397.  
  398.         xor     eax, eax
  399.         ret
  400.  
  401. ;------------------------------------------------------
  402.   @@:
  403.         cmp     eax, 1 ;SRV_HOOK
  404.         jne     .fail
  405.  
  406.         cmp     [edx + IOCTL.inp_size], 3               ; Data input must be at least 3 bytes
  407.         jb      .fail
  408.  
  409.         mov     eax, [edx + IOCTL.input]
  410.         cmp     byte [eax], 1                           ; 1 means device number and bus number (pci) are given
  411.         jne     .fail                                   ; other types arent supported for this card yet
  412.  
  413. ; check if the device is already listed
  414.  
  415.         mov     esi, device_list
  416.         mov     ecx, [devices]
  417.         test    ecx, ecx
  418.         jz      .firstdevice
  419.  
  420. ;        mov     eax, [edx + IOCTL.input]                ; get the pci bus and device numbers
  421.         mov     ax, [eax+1]                             ;
  422.   .nextdevice:
  423.         mov     ebx, [esi]
  424.         cmp     al, byte[ebx + device.pci_bus]
  425.         jne     @f
  426.         cmp     ah, byte[ebx + device.pci_dev]
  427.         je      .find_devicenum                         ; Device is already loaded, let's find it's device number
  428.        @@:
  429.         add     esi, 4
  430.         loop    .nextdevice
  431.  
  432.  
  433. ; This device doesnt have its own eth_device structure yet, lets create one
  434.   .firstdevice:
  435.         cmp     [devices], MAX_DEVICES                  ; First check if the driver can handle one more card
  436.         jae     .fail
  437.  
  438.         allocate_and_clear ebx, sizeof.device, .fail    ; Allocate memory to put the device structure in
  439.  
  440. ; Fill in the direct call addresses into the struct
  441.  
  442.         mov     [ebx + device.reset], reset
  443.         mov     [ebx + device.transmit], transmit
  444.         mov     [ebx + device.unload], unload
  445.         mov     [ebx + device.name], my_service
  446.  
  447. ; save the pci bus and device numbers
  448.  
  449.         mov     eax, [edx + IOCTL.input]
  450.         movzx   ecx, byte[eax+1]
  451.         mov     [ebx + device.pci_bus], ecx
  452.         movzx   ecx, byte[eax+2]
  453.         mov     [ebx + device.pci_dev], ecx
  454.  
  455. ; Now, it's time to find the base io addres of the PCI device
  456.  
  457.         stdcall PCI_find_io, [ebx + device.pci_bus], [ebx + device.pci_dev]
  458.         mov     [ebx + device.io_addr], eax
  459.  
  460. ; We've found the io address, find IRQ now
  461.  
  462.         invoke  PciRead8, [ebx + device.pci_bus], [ebx + device.pci_dev], PCI_header00.interrupt_line
  463.         mov     [ebx + device.irq_line], al
  464.  
  465.         DEBUGF  2,"Hooking into device, dev:%x, bus:%x, irq:%x, addr:%x\n",\
  466.         [ebx + device.pci_dev]:1,[ebx + device.pci_bus]:1,[ebx + device.irq_line]:1,[ebx + device.io_addr]:8
  467.  
  468. ; Ok, the eth_device structure is ready, let's probe the device
  469. ; Because initialization fires IRQ, IRQ handler must be aware of this device
  470.         mov     eax, [devices]                                          ; Add the device structure to our device list
  471.         mov     [device_list + 4*eax], ebx                              ; (IRQ handler uses this list to find device)
  472.         inc     [devices]                                               ;
  473.  
  474.         call    probe                                                   ; this function will output in eax
  475.         test    eax, eax
  476.         jnz     .err2                                                   ; If an error occured, exit
  477.  
  478.         mov     [ebx + device.type], NET_TYPE_ETH
  479.         invoke  NetRegDev
  480.  
  481.         cmp     eax, -1
  482.         je      .destroy
  483.  
  484.         ret
  485.  
  486. ; If the device was already loaded, find the device number and return it in eax
  487.  
  488.   .find_devicenum:
  489.         DEBUGF  2,"Trying to find device number of already registered device\n"
  490.         invoke  NetPtrToNum                                             ; This kernel procedure converts a pointer to device struct in ebx
  491.                                                                         ; into a device number in edi
  492.         mov     eax, edi                                                ; Application wants it in eax instead
  493.         DEBUGF  2,"Kernel says: %u\n", eax
  494.         ret
  495.  
  496. ; If an error occured, remove all allocated data and exit (returning -1 in eax)
  497.  
  498.   .destroy:
  499.         ; todo: reset device into virgin state
  500.  
  501.   .err2:
  502.         dec     [devices]
  503.   .err:
  504.         DEBUGF  2,"removing device structure\n"
  505.         invoke  KernelFree, ebx
  506.   .fail:
  507.         or      eax, -1
  508.         ret
  509.  
  510. ;------------------------------------------------------
  511. endp
  512.  
  513.  
  514. align 4
  515. unload:
  516.  
  517.         ret
  518.  
  519.  
  520. align 4
  521. init_board:
  522.  
  523.         DEBUGF  1,"init_board\n"
  524.  
  525. ; Make the device a bus master
  526.         invoke  PciRead32, [ebx + device.pci_bus], [ebx + device.pci_dev], PCI_header00.command
  527.         or      al, PCI_CMD_MASTER
  528.         invoke  PciWrite32, [ebx + device.pci_bus], [ebx + device.pci_dev], PCI_header00.command, eax
  529.  
  530.         ; Soft reset the chip
  531.         set_io  [ebx + device.io_addr], 0
  532.         set_io  [ebx + device.io_addr], REG_ChipCmd
  533.         mov     al, CMD_Reset
  534.         out     dx, al
  535.  
  536.         ; Check that the chip has finished the reset
  537.         mov     ecx, 1000
  538.         set_io  [ebx + device.io_addr], REG_ChipCmd
  539.     @@: in      al, dx
  540.         test    al, CMD_Reset
  541.         jz      @f
  542.         udelay  10
  543.         loop    @b
  544.     @@:
  545.         ; identify config method
  546.         set_io  [ebx + device.io_addr], REG_TxConfig
  547.         in      eax, dx
  548.         and     eax, 0x7c800000
  549.         DEBUGF  1,"init_board: TxConfig & 0x7c800000 = 0x%x\n", eax
  550.         mov     esi, mac_info-8
  551.     @@: add     esi, 8
  552.         mov     ecx, eax
  553.         and     ecx, [esi]
  554.         cmp     ecx, [esi]
  555.         jne     @b
  556.         mov     eax, [esi+4]
  557.         mov     [ebx + device.mcfg], eax
  558.  
  559.         mov     [ebx + device.pcfg], PCFG_METHOD_3
  560.         READ_GMII_REG 3
  561.         and     al, 0x0f
  562.         or      al, al
  563.         jnz     @f
  564.         mov     [ebx + device.pcfg], PCFG_METHOD_1
  565.         jmp     .pconf
  566.     @@: dec     al
  567.         jnz     .pconf
  568.         mov     [ebx + device.pcfg], PCFG_METHOD_2
  569.   .pconf:
  570.  
  571.         ; identify chip attached to board
  572.         mov     ecx, 10
  573.         mov     eax, [ebx + device.mcfg]
  574.     @@: dec     ecx
  575.         js      @f
  576.         cmp     eax, [rtl_chip_info + ecx*8]
  577.         jne     @b
  578.         mov     [ebx + device.chipset], ecx
  579.         jmp     .match
  580.     @@:
  581.         ; if unknown chip, assume array element #0, original RTL-8169 in this case
  582.         DEBUGF  1,"init_board: PCI device: unknown chip version, assuming RTL-8169\n"
  583.         set_io  [ebx + device.io_addr], REG_TxConfig
  584.         in      eax, dx
  585.         DEBUGF  1,"init_board: PCI device: TxConfig = 0x%x\n", eax
  586.  
  587.         mov     [ebx + device.chipset],  0
  588.  
  589.         xor     eax, eax
  590.         inc     eax
  591.         ret
  592.  
  593.   .match:
  594.         DEBUGF  1,"init_board: chipset=%u\n", ecx
  595.         xor     eax,eax
  596.         ret
  597.  
  598.  
  599.  
  600. ;***************************************************************************
  601. ;   Function
  602. ;      probe
  603. ;   Description
  604. ;      Searches for an ethernet card, enables it and clears the rx buffer
  605. ;      If a card was found, it enables the ethernet -> TCPIP link
  606. ;   Destroyed registers
  607. ;      eax, ebx, ecx, edx
  608. ;
  609. ;***************************************************************************
  610. align 4
  611. probe:
  612.  
  613.         DEBUGF  1,"probe\n"
  614.  
  615.         call    init_board
  616.         call    read_mac
  617.         call    PHY_config
  618.  
  619.         DEBUGF  1,"Set MAC Reg C+CR Offset 0x82h = 0x01h\n"
  620.         set_io  [ebx + device.io_addr], 0
  621.         set_io  [ebx + device.io_addr], 0x82
  622.         mov     al, 0x01
  623.         out     dx, al
  624.         cmp     [ebx + device.mcfg], MCFG_METHOD_03
  625.         jae     @f
  626.         DEBUGF  1,"Set PCI Latency=0x40\n"
  627. ; Adjust PCI latency to be at least 64
  628.         invoke  PciRead8, [ebx + device.pci_bus], [ebx + device.pci_dev], PCI_header00.max_latency
  629.         cmp     al, 64
  630.         jae     @f
  631.         mov     al, 64
  632.         invoke  PciWrite8, [ebx + device.pci_bus], [ebx + device.pci_dev], PCI_header00.max_latency, eax
  633.   @@:
  634.         cmp     [ebx + device.mcfg], MCFG_METHOD_02
  635.         jne     @f
  636.         DEBUGF  1,"Set MAC Reg C+CR Offset 0x82h = 0x01h\n"
  637.         set_io  [ebx + device.io_addr], 0
  638.         set_io  [ebx + device.io_addr], 0x82
  639.         mov     al, 0x01
  640.         out     dx, al
  641.         DEBUGF  1,"Set PHY Reg 0x0bh = 0x00h\n"
  642.         WRITE_GMII_REG 0x0b, 0x0000      ; w 0x0b 15 0 0
  643.     @@:
  644.         ; if TBI is not enabled
  645.         set_io  [ebx + device.io_addr], 0
  646.         set_io  [ebx + device.io_addr], REG_PHYstatus
  647.         in      al, dx
  648.         test    al, PHYS_TBI_Enable
  649.         jz      .tbi_dis
  650.         READ_GMII_REG PHY_AUTO_NEGO_REG
  651.  
  652.         ; enable 10/100 Full/Half Mode, leave PHY_AUTO_NEGO_REG bit4:0 unchanged
  653.         and     eax, 0x0C1F
  654.         or      eax, PHY_Cap_10_Half or PHY_Cap_10_Full or PHY_Cap_100_Half or PHY_Cap_100_Full
  655.         WRITE_GMII_REG PHY_AUTO_NEGO_REG, ax
  656.  
  657.         ; enable 1000 Full Mode
  658.         WRITE_GMII_REG PHY_1000_CTRL_REG, PHY_Cap_1000_Full or PHY_Cap_1000_Half ; rtl8168
  659.  
  660.         ; Enable auto-negotiation and restart auto-nigotiation
  661.         WRITE_GMII_REG PHY_CTRL_REG, PHY_Enable_Auto_Nego or PHY_Restart_Auto_Nego
  662.  
  663.         udelay  1                       ; 100
  664.         mov     ecx, 200                ; 10000
  665.         DEBUGF  1, "Waiting for auto-negotiation to complete\n"
  666.         ; wait for auto-negotiation process
  667.     @@: dec     ecx
  668.         jz      @f
  669.         set_io  [ebx + device.io_addr], 0
  670.         READ_GMII_REG PHY_STAT_REG
  671.         udelay  1                       ; 100
  672.         test    eax, PHY_Auto_Neco_Comp
  673.         jz      @b
  674.         set_io  [ebx + device.io_addr], REG_PHYstatus
  675.         in      al, dx
  676.         jmp     @f
  677.   .tbi_dis:
  678.         udelay  1                       ; 100
  679.     @@:
  680.         DEBUGF  1, "auto-negotiation complete\n"
  681.  
  682. ;***************************************************************************
  683. ;   Function
  684. ;      rt8169_reset
  685. ;   Description
  686. ;      Place the chip (ie, the ethernet card) into a virgin state
  687. ;   Destroyed registers
  688. ;      eax, ebx, ecx, edx
  689. ;
  690. ;***************************************************************************
  691. align 4
  692. reset:
  693.  
  694.         DEBUGF  1,"resetting\n"
  695.  
  696.         lea     eax, [ebx + device.tx_ring]
  697.         mov     [ebx + device.TxDescArrays], eax
  698.         mov     [ebx + device.TxDescArray], eax
  699.  
  700.         lea     eax, [ebx + device.rx_ring]
  701.         mov     [ebx + device.RxDescArrays], eax
  702.         mov     [ebx + device.RxDescArray], eax
  703.  
  704.         call    init_ring
  705.         call    hw_start
  706.  
  707. ; clear packet/byte counters
  708.  
  709.         xor     eax, eax
  710.         lea     edi, [ebx + device.bytes_tx]
  711.         mov     ecx, 6
  712.         rep     stosd
  713.  
  714.         mov     [ebx + device.mtu], 1500
  715.  
  716. ; Set link state to unknown
  717.         mov     [ebx + device.state], ETH_LINK_UNKNOWN
  718.  
  719.         DEBUGF  2,"init OK!\n"
  720.         xor     eax, eax
  721.         ret
  722.  
  723.  
  724.  
  725.  
  726.  
  727. align 4
  728. PHY_config:
  729.  
  730.         DEBUGF  1,"hw_PHY_config: priv.mcfg=%d, priv.pcfg=%d\n", [ebx + device.mcfg], [ebx + device.pcfg]
  731.  
  732.         cmp     [ebx + device.mcfg], MCFG_METHOD_04
  733.         jne     .not_4
  734.         set_io  [ebx + device.io_addr], 0
  735. ;       WRITE_GMII_REG 0x1F, 0x0001
  736. ;       WRITE_GMII_REG 0x1b, 0x841e
  737. ;       WRITE_GMII_REG 0x0e, 0x7bfb
  738. ;       WRITE_GMII_REG 0x09, 0x273a
  739.         WRITE_GMII_REG 0x1F, 0x0002
  740.         WRITE_GMII_REG 0x01, 0x90D0
  741.         WRITE_GMII_REG 0x1F, 0x0000
  742.         jmp     .exit
  743.   .not_4:
  744.         cmp     [ebx + device.mcfg], MCFG_METHOD_02
  745.         je      @f
  746.         cmp     [ebx + device.mcfg], MCFG_METHOD_03
  747.         jne     .not_2_or_3
  748.     @@:
  749.         set_io  [ebx + device.io_addr], 0
  750.         WRITE_GMII_REG 0x1F, 0x0001
  751.         WRITE_GMII_REG 0x15, 0x1000
  752.         WRITE_GMII_REG 0x18, 0x65C7
  753.         WRITE_GMII_REG 0x04, 0x0000
  754.         WRITE_GMII_REG 0x03, 0x00A1
  755.         WRITE_GMII_REG 0x02, 0x0008
  756.         WRITE_GMII_REG 0x01, 0x1020
  757.         WRITE_GMII_REG 0x00, 0x1000
  758.         WRITE_GMII_REG 0x04, 0x0800
  759.         WRITE_GMII_REG 0x04, 0x0000
  760.         WRITE_GMII_REG 0x04, 0x7000
  761.         WRITE_GMII_REG 0x03, 0xFF41
  762.         WRITE_GMII_REG 0x02, 0xDE60
  763.         WRITE_GMII_REG 0x01, 0x0140
  764.         WRITE_GMII_REG 0x00, 0x0077
  765.         WRITE_GMII_REG 0x04, 0x7800
  766.         WRITE_GMII_REG 0x04, 0x7000
  767.         WRITE_GMII_REG 0x04, 0xA000
  768.         WRITE_GMII_REG 0x03, 0xDF01
  769.         WRITE_GMII_REG 0x02, 0xDF20
  770.         WRITE_GMII_REG 0x01, 0xFF95
  771.         WRITE_GMII_REG 0x00, 0xFA00
  772.         WRITE_GMII_REG 0x04, 0xA800
  773.         WRITE_GMII_REG 0x04, 0xA000
  774.         WRITE_GMII_REG 0x04, 0xB000
  775.         WRITE_GMII_REG 0x03, 0xFF41
  776.         WRITE_GMII_REG 0x02, 0xDE20
  777.         WRITE_GMII_REG 0x01, 0x0140
  778.         WRITE_GMII_REG 0x00, 0x00BB
  779.         WRITE_GMII_REG 0x04, 0xB800
  780.         WRITE_GMII_REG 0x04, 0xB000
  781.         WRITE_GMII_REG 0x04, 0xF000
  782.         WRITE_GMII_REG 0x03, 0xDF01
  783.         WRITE_GMII_REG 0x02, 0xDF20
  784.         WRITE_GMII_REG 0x01, 0xFF95
  785.         WRITE_GMII_REG 0x00, 0xBF00
  786.         WRITE_GMII_REG 0x04, 0xF800
  787.         WRITE_GMII_REG 0x04, 0xF000
  788.         WRITE_GMII_REG 0x04, 0x0000
  789.         WRITE_GMII_REG 0x1F, 0x0000
  790.         WRITE_GMII_REG 0x0B, 0x0000
  791.         jmp     .exit
  792.   .not_2_or_3:
  793.         DEBUGF  1,"mcfg=%d, discard hw PHY config\n", [ebx + device.mcfg]
  794.   .exit:
  795.         ret
  796.  
  797.  
  798.  
  799. align 4
  800. set_rx_mode:
  801.  
  802.         DEBUGF  1,"set_rx_mode\n"
  803.  
  804.         ; IFF_ALLMULTI
  805.         ; Too many to filter perfectly -- accept all multicasts
  806.         set_io  [ebx + device.io_addr], 0
  807.         set_io  [ebx + device.io_addr], REG_RxConfig
  808.         in      eax, dx
  809.         mov     ecx, [ebx + device.chipset]
  810.         and     eax, [rtl_chip_info + ecx * 8 + 4] ; RxConfigMask
  811.         or      eax, rx_config or (RXM_AcceptBroadcast or RXM_AcceptMulticast or RXM_AcceptMyPhys)
  812.         out     dx, eax
  813.  
  814.         ; Multicast hash filter
  815.         set_io  [ebx + device.io_addr], REG_MAR0 + 0
  816.         or      eax, -1
  817.         out     dx, eax
  818.         set_io  [ebx + device.io_addr], REG_MAR0 + 4
  819.         out     dx, eax
  820.  
  821.         ret
  822.  
  823.  
  824. align 4
  825. init_ring:
  826.  
  827.         DEBUGF  1,"init_ring\n"
  828.  
  829.         xor     eax, eax
  830.         mov     [ebx + device.cur_rx], eax
  831.         mov     [ebx + device.cur_tx], eax
  832.  
  833.         lea     edi, [ebx + device.tx_ring]
  834.         mov     ecx, (NUM_TX_DESC * sizeof.tx_desc) / 4
  835.         rep     stosd
  836.  
  837.         lea     edi, [ebx + device.rx_ring]
  838.         mov     ecx, (NUM_RX_DESC * sizeof.rx_desc) / 4
  839.         rep     stosd
  840.  
  841.         mov     edi, [ebx + device.RxDescArray]
  842.         mov     ecx, NUM_RX_DESC
  843.   .loop:
  844.         push    ecx
  845.         invoke  KernelAlloc, RX_BUF_SIZE
  846.         mov     dword [edi + rx_desc.buf_soft_addr], eax
  847.         invoke  GetPgAddr
  848.         mov     dword [edi + rx_desc.buf_addr], eax
  849.         mov     [edi + rx_desc.status], DSB_OWNbit or RX_BUF_SIZE
  850.         add     edi, sizeof.rx_desc
  851.         pop     ecx
  852.         dec     ecx
  853.         jnz     .loop
  854.         or      [edi - sizeof.rx_desc + rx_desc.status], DSB_EORbit
  855.  
  856.         ret
  857.  
  858.  
  859. align 4
  860. hw_start:
  861.  
  862.         DEBUGF  1,"hw_start\n"
  863.  
  864. ; attach int handler
  865.         movzx   eax, [ebx + device.irq_line]
  866.         DEBUGF  1,"Attaching int handler to irq %x\n", eax:1
  867.         invoke  AttachIntHandler, eax, int_handler, ebx
  868.         test    eax, eax
  869.         jnz     @f
  870.         DEBUGF  2,"Could not attach int handler!\n"
  871.         or      eax, -1
  872.         ret
  873.        @@:
  874.  
  875.         ; Soft reset the chip
  876.         set_io  [ebx + device.io_addr], 0
  877.         set_io  [ebx + device.io_addr], REG_ChipCmd
  878.         mov     al, CMD_Reset
  879.         out     dx, al
  880.  
  881.         DEBUGF  1,"Waiting for chip to reset... "
  882.         ; Check that the chip has finished the reset
  883.         mov     ecx, 1000
  884.         set_io  [ebx + device.io_addr], REG_ChipCmd
  885.     @@: in      al, dx
  886.         test    al, CMD_Reset
  887.         jz      @f
  888.         udelay  10
  889.         loop    @b
  890.     @@:
  891.         DEBUGF  1,"done!\n"
  892.  
  893.         set_io  [ebx + device.io_addr], REG_Cfg9346
  894.         mov     al, CFG_9346_Unlock
  895.         out     dx, al
  896.  
  897.         set_io  [ebx + device.io_addr], REG_ChipCmd
  898.         mov     al, CMD_TxEnb or CMD_RxEnb
  899.         out     dx, al
  900.  
  901.         set_io  [ebx + device.io_addr], REG_ETThReg
  902.         mov     al, ETTh
  903.         out     dx, al
  904.  
  905.         ; For gigabit rtl8169
  906.         set_io  [ebx + device.io_addr], REG_RxMaxSize
  907.         mov     ax, RxPacketMaxSize
  908.         out     dx, ax
  909.  
  910.         ; Set Rx Config register
  911.         set_io  [ebx + device.io_addr], REG_RxConfig
  912.         in      ax, dx
  913.         mov     ecx, [ebx + device.chipset]
  914.         and     eax, [rtl_chip_info + ecx * 8 + 4] ; RxConfigMask
  915.         or      eax, rx_config
  916.         out     dx, eax
  917.  
  918.         ; Set DMA burst size and Interframe Gap Time
  919.         set_io  [ebx + device.io_addr], REG_TxConfig
  920.         mov     eax, (TX_DMA_BURST shl TXC_DMAShift) or (InterFrameGap shl TXC_InterFrameGapShift)
  921.         out     dx, eax
  922.  
  923.         set_io  [ebx + device.io_addr], REG_CPlusCmd
  924.         in      ax, dx
  925.         out     dx, ax
  926.  
  927.         in      ax, dx
  928.         or      ax, 1 shl 3
  929.         cmp     [ebx + device.mcfg], MCFG_METHOD_02
  930.         jne     @f
  931.         cmp     [ebx + device.mcfg], MCFG_METHOD_03
  932.         jne     @f
  933.         or      ax,1 shl 14
  934.         DEBUGF  1,"Set MAC Reg C+CR Offset 0xE0: bit-3 and bit-14\n"
  935.         jmp     .set
  936.     @@:
  937.         DEBUGF  1,"Set MAC Reg C+CR Offset 0xE0: bit-3\n"
  938.   .set:
  939.         set_io  [ebx + device.io_addr], REG_CPlusCmd
  940.         out     dx, ax
  941.  
  942.         set_io  [ebx + device.io_addr], 0xE2
  943. ;        mov     ax, 0x1517
  944. ;        out     dx, ax
  945. ;        mov     ax, 0x152a
  946. ;        out     dx, ax
  947. ;        mov     ax, 0x282a
  948. ;        out     dx, ax
  949.         xor     ax, ax
  950.         out     dx, ax
  951.  
  952.         xor     eax, eax
  953.         mov     [ebx + device.cur_rx], eax
  954.         lea     eax, [ebx + device.tx_ring]
  955.         invoke  GetPhysAddr
  956.         set_io  [ebx + device.io_addr], REG_TxDescStartAddr
  957.         out     dx, eax
  958.         set_io  [ebx + device.io_addr], REG_TxDescStartAddr + 4
  959.         xor     eax, eax
  960.         out     dx, eax
  961.  
  962.         lea     eax, [ebx + device.rx_ring]
  963.         invoke  GetPhysAddr
  964.         set_io  [ebx + device.io_addr], REG_RxDescStartAddr
  965.         out     dx, eax
  966.         xor     eax, eax
  967.         set_io  [ebx + device.io_addr], REG_RxDescStartAddr + 4
  968.         out     dx, eax
  969.  
  970.         set_io  [ebx + device.io_addr], REG_Cfg9346
  971.         mov     al, CFG_9346_Lock
  972.         out     dx, al
  973.  
  974.         udelay  10
  975.  
  976.         xor     eax, eax
  977.         set_io  [ebx + device.io_addr], REG_RxMissed
  978.         out     dx, eax
  979.  
  980.         call    set_rx_mode
  981.  
  982.         set_io  [ebx + device.io_addr], 0
  983.         ; no early-rx interrupts
  984.         set_io  [ebx + device.io_addr], REG_MultiIntr
  985.         in      ax, dx
  986.         and     ax, 0xF000
  987.         out     dx, ax
  988.  
  989.         ; set interrupt mask
  990.         set_io  [ebx + device.io_addr], REG_IntrMask
  991.         mov     ax, intr_mask
  992.         out     dx, ax
  993.  
  994.         xor     eax, eax
  995.         ret
  996.  
  997.  
  998. align 4
  999. read_mac:
  1000.  
  1001.         set_io  [ebx + device.io_addr], 0
  1002.         set_io  [ebx + device.io_addr], REG_MAC0
  1003.         xor     ecx, ecx
  1004.         lea     edi, [ebx + device.mac]
  1005.         mov     ecx, 6
  1006.  
  1007.         ; Get MAC address. FIXME: read EEPROM
  1008.     @@: in      al, dx
  1009.         stosb
  1010.         inc     edx
  1011.         loop    @r
  1012.  
  1013.         DEBUGF  1,"MAC = %x-%x-%x-%x-%x-%x\n",\
  1014.         [ebx + device.mac+0]:2,[ebx + device.mac+1]:2,[ebx + device.mac+2]:2,[ebx + device.mac+3]:2,[ebx + device.mac+4]:2,[ebx + device.mac+5]:2
  1015.  
  1016.         ret
  1017.  
  1018. align 4
  1019. write_mac:
  1020.  
  1021.         ret     6
  1022.  
  1023.  
  1024. ;***************************************************************************
  1025. ;   Function
  1026. ;      transmit
  1027. ;   Description
  1028. ;      Transmits a packet of data via the ethernet card
  1029. ;
  1030. ;   Destroyed registers
  1031. ;      eax, edx, esi, edi
  1032. ;
  1033. ;***************************************************************************
  1034.  
  1035. proc transmit stdcall bufferptr, buffersize
  1036.  
  1037.         pushf
  1038.         cli
  1039.  
  1040.         DEBUGF  1,"Transmitting packet, buffer:%x, size:%u\n", [bufferptr], [buffersize]
  1041.         mov     eax, [bufferptr]
  1042.         DEBUGF  1,"To: %x-%x-%x-%x-%x-%x From: %x-%x-%x-%x-%x-%x Type:%x%x\n",\
  1043.         [eax+00]:2,[eax+01]:2,[eax+02]:2,[eax+03]:2,[eax+04]:2,[eax+05]:2,\
  1044.         [eax+06]:2,[eax+07]:2,[eax+08]:2,[eax+09]:2,[eax+10]:2,[eax+11]:2,\
  1045.         [eax+13]:2,[eax+12]:2
  1046.  
  1047.         cmp     [buffersize], 1514
  1048.         ja      .fail
  1049.         cmp     [buffersize], 60
  1050.         jb      .fail
  1051.  
  1052. ;----------------------------------
  1053. ; Find currentTX descriptor address
  1054.  
  1055.         mov     eax, sizeof.tx_desc
  1056.         mul     [ebx + device.cur_tx]
  1057.         lea     esi, [ebx + device.tx_ring + eax]
  1058.  
  1059.         DEBUGF  1,"Using TX desc: %x\n", esi
  1060.  
  1061. ;---------------------------
  1062. ; Program the packet pointer
  1063.  
  1064.         mov     eax, [bufferptr]
  1065.         mov     [esi + tx_desc.buf_soft_addr], eax
  1066.         invoke  GetPhysAddr
  1067.         mov     dword [esi + tx_desc.buf_addr], eax
  1068.  
  1069. ;------------------------
  1070. ; Program the packet size
  1071.  
  1072.         mov     eax, [buffersize]
  1073.     @@: or      eax, DSB_OWNbit or DSB_FSbit or DSB_LSbit
  1074.         cmp     [ebx + device.cur_tx], NUM_TX_DESC - 1
  1075.         jne     @f
  1076.         or      eax, DSB_EORbit
  1077.     @@: mov     [esi + tx_desc.status], eax
  1078.  
  1079. ;-----------------------------------------
  1080. ; Set the polling bit (start transmission)
  1081.  
  1082.         set_io  [ebx + device.io_addr], 0
  1083.         set_io  [ebx + device.io_addr], REG_TxPoll
  1084.         mov     al, 0x40     ; set polling bit
  1085.         out     dx, al
  1086.  
  1087. ;-----------------------
  1088. ; Update TX descriptor
  1089.  
  1090.         inc     [ebx + device.cur_tx]
  1091.         and     [ebx + device.cur_tx], NUM_TX_DESC - 1
  1092.  
  1093. ;-------------
  1094. ; Update stats
  1095.  
  1096.         inc     [ebx + device.packets_tx]
  1097.         mov     eax, [buffersize]
  1098.         add     dword [ebx + device.bytes_tx], eax
  1099.         adc     dword [ebx + device.bytes_tx + 4], 0
  1100.  
  1101.         xor     eax, eax
  1102.         popf
  1103.         ret
  1104.  
  1105.   .fail:
  1106.         DEBUGF  2,"Transmit failed\n"
  1107.         invoke  KernelFree, [bufferptr]
  1108.         popf
  1109.         or      eax, -1
  1110.         ret
  1111.  
  1112. endp
  1113.  
  1114.  
  1115. ;;;DSB_OWNbit
  1116.  
  1117.  
  1118. ;;;;;;;;;;;;;;;;;;;;;;;
  1119. ;;                   ;;
  1120. ;; Interrupt handler ;;
  1121. ;;                   ;;
  1122. ;;;;;;;;;;;;;;;;;;;;;;;
  1123.  
  1124. align 4
  1125. int_handler:
  1126.  
  1127.         push    ebx esi edi
  1128.  
  1129.         DEBUGF  1,"INT\n"
  1130.  
  1131. ; find pointer of device wich made IRQ occur
  1132.  
  1133.         mov     ecx, [devices]
  1134.         test    ecx, ecx
  1135.         jz      .nothing
  1136.         mov     esi, device_list
  1137.   .nextdevice:
  1138.         mov     ebx, [esi]
  1139.  
  1140.         set_io  [ebx + device.io_addr], 0
  1141.         set_io  [ebx + device.io_addr], REG_IntrStatus
  1142.         in      ax, dx
  1143.         test    ax, ax
  1144.         jnz     .got_it
  1145.   .continue:
  1146.         add     esi, 4
  1147.         dec     ecx
  1148.         jnz     .nextdevice
  1149.   .nothing:
  1150.         pop     edi esi ebx
  1151.         xor     eax, eax
  1152.  
  1153.         ret                                             ; If no device was found, abort (The irq was probably for a device, not registered to this driver)
  1154.  
  1155.   .got_it:
  1156.  
  1157.         DEBUGF  1,"Device: %x Status: %x\n", ebx, ax
  1158.  
  1159.         cmp     ax, 0xFFFF      ; if so, hardware is no longer present
  1160.         je      .fail
  1161.  
  1162. ;--------
  1163. ; Receive
  1164.  
  1165.         test    ax, ISB_RxOK
  1166.         jz      .no_rx
  1167.  
  1168.         push    ax
  1169.         push    ebx
  1170.  
  1171.   .check_more:
  1172.         pop     ebx
  1173.         mov     eax, sizeof.rx_desc
  1174.         mul     [ebx + device.cur_rx]
  1175.         lea     esi, [ebx + device.rx_ring + eax]
  1176.  
  1177.         DEBUGF  1,"RxDesc.status = 0x%x\n", [esi + rx_desc.status]
  1178.         mov     eax, [esi + rx_desc.status]
  1179.         test    eax, DSB_OWNbit ;;;
  1180.         jnz     .rx_return
  1181.  
  1182.         DEBUGF  1,"cur_rx = %u\n", [ebx + device.cur_rx]
  1183.  
  1184.         test    eax, SD_RxRES
  1185.         jnz     .rx_return      ;;;;; RX error!
  1186.  
  1187.         push    ebx
  1188.         push    .check_more
  1189.         and     eax, 0x00001FFF
  1190.         add     eax, -4                         ; we dont need CRC
  1191.         push    eax
  1192.         DEBUGF  1,"data length = %u\n", ax
  1193.  
  1194. ;-------------
  1195. ; Update stats
  1196.  
  1197.         add     dword [ebx + device.bytes_rx], eax
  1198.         adc     dword [ebx + device.bytes_rx + 4], 0
  1199.         inc     [ebx + device.packets_rx]
  1200.  
  1201.         pushd   [esi + rx_desc.buf_soft_addr]
  1202.  
  1203. ;----------------------
  1204. ; Allocate a new buffer
  1205.  
  1206.         invoke  KernelAlloc, RX_BUF_SIZE
  1207.         mov     [esi + rx_desc.buf_soft_addr], eax
  1208.         invoke  GetPhysAddr
  1209.         mov     dword [esi + rx_desc.buf_addr], eax
  1210.  
  1211. ;---------------
  1212. ; re set OWN bit
  1213.  
  1214.         mov     eax, DSB_OWNbit or RX_BUF_SIZE
  1215.         cmp     [ebx + device.cur_rx], NUM_RX_DESC - 1
  1216.         jne     @f
  1217.         or      eax, DSB_EORbit
  1218.     @@:
  1219.         mov     [esi + rx_desc.status], eax
  1220.  
  1221. ;--------------
  1222. ; Update rx ptr
  1223.  
  1224.         inc     [ebx + device.cur_rx]
  1225.         and     [ebx + device.cur_rx], NUM_RX_DESC - 1
  1226.  
  1227.         jmp     [Eth_input]
  1228.   .rx_return:
  1229.  
  1230.         pop     ax
  1231.   .no_rx:
  1232.  
  1233. ;---------
  1234. ; Transmit
  1235.  
  1236.         test    ax, ISB_TxOK
  1237.         jz      .no_tx
  1238.         push    ax
  1239.  
  1240.         DEBUGF  1,"TX ok!\n"
  1241.  
  1242.         mov     ecx, NUM_TX_DESC
  1243.         lea     esi, [ebx + device.tx_ring]
  1244.   .txloop:
  1245.         cmp     dword [esi + tx_desc.buf_soft_addr], 0
  1246.         jz      .maybenext
  1247.  
  1248.         test    [esi + tx_desc.status], DSB_OWNbit
  1249.         jnz     .maybenext
  1250.  
  1251.         push    ecx
  1252.         DEBUGF  1,"Freeing up TX desc: %x\n", esi
  1253.         invoke  KernelFree, [esi + tx_desc.buf_soft_addr]
  1254.         pop     ecx
  1255.         and     dword [esi + tx_desc.buf_soft_addr], 0
  1256.  
  1257.   .maybenext:
  1258.         add     esi, sizeof.tx_desc
  1259.         dec     ecx
  1260.         jnz     .txloop
  1261.  
  1262.         pop     ax
  1263.   .no_tx:
  1264.  
  1265. ;-------
  1266. ; Finish
  1267.  
  1268.         set_io  [ebx + device.io_addr], 0
  1269.         set_io  [ebx + device.io_addr], REG_IntrStatus
  1270.         out     dx, ax                  ; ACK all interrupts
  1271.  
  1272.   .fail:
  1273.         pop     edi esi ebx
  1274.         xor     eax, eax
  1275.         inc     eax
  1276.  
  1277.         ret
  1278.  
  1279.  
  1280.  
  1281. ; End of code
  1282.  
  1283. data fixups
  1284. end data
  1285.  
  1286. include '../peimport.inc'
  1287.  
  1288. my_service    db 'RTL8169',0                    ; max 16 chars include zero
  1289.  
  1290. include_debug_strings                           ; All data wich FDO uses will be included here
  1291.  
  1292. rtl_chip_info dd \
  1293.   MCFG_METHOD_01, 0xff7e1880, \ ; RTL8169
  1294.   MCFG_METHOD_02, 0xff7e1880, \ ; RTL8169s/8110s
  1295.   MCFG_METHOD_03, 0xff7e1880, \ ; RTL8169s/8110s
  1296.   MCFG_METHOD_04, 0xff7e1880, \ ; RTL8169sb/8110sb
  1297.   MCFG_METHOD_05, 0xff7e1880, \ ; RTL8169sc/8110sc
  1298.   MCFG_METHOD_11, 0xff7e1880, \ ; RTL8168b/8111b   // PCI-E
  1299.   MCFG_METHOD_12, 0xff7e1880, \ ; RTL8168b/8111b   // PCI-E
  1300.   MCFG_METHOD_13, 0xff7e1880, \ ; RTL8101e         // PCI-E 8139
  1301.   MCFG_METHOD_14, 0xff7e1880, \ ; RTL8100e         // PCI-E 8139
  1302.   MCFG_METHOD_15, 0xff7e1880    ; RTL8100e         // PCI-E 8139
  1303.  
  1304. mac_info dd \
  1305.   0x38800000, MCFG_METHOD_15, \
  1306.   0x38000000, MCFG_METHOD_12, \
  1307.   0x34000000, MCFG_METHOD_13, \
  1308.   0x30800000, MCFG_METHOD_14, \
  1309.   0x30000000, MCFG_METHOD_11, \
  1310.   0x18000000, MCFG_METHOD_05, \
  1311.   0x10000000, MCFG_METHOD_04, \
  1312.   0x04000000, MCFG_METHOD_03, \
  1313.   0x00800000, MCFG_METHOD_02, \
  1314.   0x00000000, MCFG_METHOD_01    ; catch-all
  1315.  
  1316. name_01         db "RTL8169", 0
  1317. name_02_03      db "RTL8169s/8110s", 0
  1318. name_04         db "RTL8169sb/8110sb", 0
  1319. name_05         db "RTL8169sc/8110sc", 0
  1320. name_11_12      db "RTL8168b/8111b", 0  ; PCI-E
  1321. name_13         db "RTL8101e", 0        ; PCI-E 8139
  1322. name_14_15      db "RTL8100e", 0        ; PCI-E 8139
  1323.  
  1324. align 4
  1325. devices         dd 0
  1326. device_list rd MAX_DEVICES                     ; This list contains all pointers to device structures the driver is handling
  1327.  
  1328.  
  1329.