Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | RSS feed

  1. ;***** THIS IS A MACHINE GENERATED FILE - DO NOT EDIT ********************
  2. ;***** Created: 2005-01-11 10:30 ******* Source: AT90S4414.xml ***********
  3. ;*************************************************************************
  4. ;* A P P L I C A T I O N   N O T E   F O R   T H E   A V R   F A M I L Y
  5. ;*
  6. ;* Number            : AVR000
  7. ;* File Name         : "4414def.inc"
  8. ;* Title             : Register/Bit Definitions for the AT90S4414
  9. ;* Date              : 2005-01-11
  10. ;* Version           : 2.14
  11. ;* Support E-mail    : avr@atmel.com
  12. ;* Target MCU        : AT90S4414
  13. ;*
  14. ;* DESCRIPTION
  15. ;* When including this file in the assembly program file, all I/O register
  16. ;* names and I/O register bit names appearing in the data book can be used.
  17. ;* In addition, the six registers forming the three data pointers X, Y and
  18. ;* Z have been assigned names XL - ZH. Highest RAM address for Internal
  19. ;* SRAM is also defined
  20. ;*
  21. ;* The Register names are represented by their hexadecimal address.
  22. ;*
  23. ;* The Register Bit names are represented by their bit number (0-7).
  24. ;*
  25. ;* Please observe the difference in using the bit names with instructions
  26. ;* such as "sbr"/"cbr" (set/clear bit in register) and "sbrs"/"sbrc"
  27. ;* (skip if bit in register set/cleared). The following example illustrates
  28. ;* this:
  29. ;*
  30. ;* in    r16,PORTB             ;read PORTB latch
  31. ;* sbr   r16,(1<<PB6)+(1<<PB5) ;set PB6 and PB5 (use masks, not bit#)
  32. ;* out   PORTB,r16             ;output to PORTB
  33. ;*
  34. ;* in    r16,TIFR              ;read the Timer Interrupt Flag Register
  35. ;* sbrc  r16,TOV0              ;test the overflow flag (use bit#)
  36. ;* rjmp  TOV0_is_set           ;jump if set
  37. ;* ...                         ;otherwise do something else
  38. ;*************************************************************************
  39.  
  40. #ifndef _4414DEF_INC_
  41. #define _4414DEF_INC_
  42.  
  43.  
  44. #pragma partinc 0
  45.  
  46. ; ***** SPECIFY DEVICE ***************************************************
  47. .device AT90S4414
  48. #pragma AVRPART ADMIN PART_NAME AT90S4414
  49. .equ    SIGNATURE_000   = 0x1e
  50. .equ    SIGNATURE_001   = 0x92
  51. .equ    SIGNATURE_002   = 0x01
  52.  
  53. #pragma AVRPART CORE CORE_VERSION V1
  54.  
  55.  
  56. ; ***** I/O REGISTER DEFINITIONS *****************************************
  57. ; NOTE:
  58. ; Definitions marked "MEMORY MAPPED"are extended I/O ports
  59. ; and cannot be used with IN/OUT instructions
  60. .equ    SREG    = 0x3f
  61. .equ    SPH     = 0x3e
  62. .equ    SPL     = 0x3d
  63. .equ    GIMSK   = 0x3b
  64. .equ    GIFR    = 0x3a
  65. .equ    TIMSK   = 0x39
  66. .equ    TIFR    = 0x38
  67. .equ    MCUCR   = 0x35
  68. .equ    TCCR0   = 0x33
  69. .equ    TCNT0   = 0x32
  70. .equ    TCCR1A  = 0x2f
  71. .equ    TCCR1B  = 0x2e
  72. .equ    TCNT1H  = 0x2d
  73. .equ    TCNT1L  = 0x2c
  74. .equ    OCR1AH  = 0x2b
  75. .equ    OCR1AL  = 0x2a
  76. .equ    OCR1BH  = 0x29
  77. .equ    OCR1BL  = 0x28
  78. .equ    ICR1H   = 0x25
  79. .equ    ICR1L   = 0x24
  80. .equ    WDTCR   = 0x21
  81. .equ    EEAR    = 0x1e
  82. .equ    EEDR    = 0x1d
  83. .equ    EECR    = 0x1c
  84. .equ    PORTA   = 0x1b
  85. .equ    DDRA    = 0x1a
  86. .equ    PINA    = 0x19
  87. .equ    PORTB   = 0x18
  88. .equ    DDRB    = 0x17
  89. .equ    PINB    = 0x16
  90. .equ    PORTC   = 0x15
  91. .equ    DDRC    = 0x14
  92. .equ    PINC    = 0x13
  93. .equ    PORTD   = 0x12
  94. .equ    DDRD    = 0x11
  95. .equ    PIND    = 0x10
  96. .equ    SPDR    = 0x0f
  97. .equ    SPSR    = 0x0e
  98. .equ    SPCR    = 0x0d
  99. .equ    UDR     = 0x0c
  100. .equ    USR     = 0x0b
  101. .equ    UCR     = 0x0a
  102. .equ    UBRR    = 0x09
  103. .equ    ACSR    = 0x08
  104.  
  105.  
  106. ; ***** BIT DEFINITIONS **************************************************
  107.  
  108. ; ***** ANALOG_COMPARATOR ************
  109. ; ACSR - Analog Comparator Control And Status Register
  110. .equ    ACIS0   = 0     ; Analog Comparator Interrupt Mode Select bit 0
  111. .equ    ACIS1   = 1     ; Analog Comparator Interrupt Mode Select bit 1
  112. .equ    ACIC    = 2     ; Analog Comparator Input Capture Enable
  113. .equ    ACIE    = 3     ; Analog Comparator Interrupt Enable
  114. .equ    ACI     = 4     ; Analog Comparator Interrupt Flag
  115. .equ    ACO     = 5     ; Analog Comparator Output
  116. .equ    ACD     = 7     ; Analog Comparator Disable
  117.  
  118.  
  119. ; ***** SPI **************************
  120. ; SPDR - SPI Data Register
  121. .equ    SPDR0   = 0     ; SPI Data Register bit 0
  122. .equ    SPDR1   = 1     ; SPI Data Register bit 1
  123. .equ    SPDR2   = 2     ; SPI Data Register bit 2
  124. .equ    SPDR3   = 3     ; SPI Data Register bit 3
  125. .equ    SPDR4   = 4     ; SPI Data Register bit 4
  126. .equ    SPDR5   = 5     ; SPI Data Register bit 5
  127. .equ    SPDR6   = 6     ; SPI Data Register bit 6
  128. .equ    SPDR7   = 7     ; SPI Data Register bit 7
  129.  
  130. ; SPSR - SPI Status Register
  131. .equ    WCOL    = 6     ; Write Collision Flag
  132. .equ    SPIF    = 7     ; SPI Interrupt Flag
  133.  
  134. ; SPCR - SPI Control Register
  135. .equ    SPR0    = 0     ; SPI Clock Rate Select 0
  136. .equ    SPR1    = 1     ; SPI Clock Rate Select 1
  137. .equ    CPHA    = 2     ; Clock Phase
  138. .equ    CPOL    = 3     ; Clock polarity
  139. .equ    MSTR    = 4     ; Master/Slave Select
  140. .equ    DORD    = 5     ; Data Order
  141. .equ    SPE     = 6     ; SPI Enable
  142. .equ    SPIE    = 7     ; SPI Interrupt Enable
  143.  
  144.  
  145. ; ***** UART *************************
  146. ; UDR - UART I/O Data Register
  147. .equ    UDR0    = 0     ; UART I/O Data Register bit 0
  148. .equ    UDR1    = 1     ; UART I/O Data Register bit 1
  149. .equ    UDR2    = 2     ; UART I/O Data Register bit 2
  150. .equ    UDR3    = 3     ; UART I/O Data Register bit 3
  151. .equ    UDR4    = 4     ; UART I/O Data Register bit 4
  152. .equ    UDR5    = 5     ; UART I/O Data Register bit 5
  153. .equ    UDR6    = 6     ; UART I/O Data Register bit 6
  154. .equ    UDR7    = 7     ; UART I/O Data Register bit 7
  155.  
  156. ; USR - UART Status Register
  157. .equ    DOR     = 3     ; Data overRun
  158. .equ    FE      = 4     ; Framing Error
  159. .equ    UDRE    = 5     ; UART Data Register Empty
  160. .equ    TXC     = 6     ; UART Transmit Complete
  161. .equ    RXC     = 7     ; UART Receive Complete
  162.  
  163. ; UCR - UART Control Register
  164. .equ    TXB8    = 0     ; Transmit Data Bit 8
  165. .equ    RXB8    = 1     ; Receive Data Bit 8
  166. .equ    CHR9    = 2     ; 9-bit Characters
  167. .equ    TXEN    = 3     ; Transmitter Enable
  168. .equ    RXEN    = 4     ; Receiver Enable
  169. .equ    UDRIE   = 5     ; UART Data Register Empty Interrupt Enable
  170. .equ    TXCIE   = 6     ; TX Complete Interrupt Enable
  171. .equ    RXCIE   = 7     ; RX Complete Interrupt Enable
  172.  
  173. ; UBRR - UART BAUD Rate Register
  174. .equ    UBRR0   = 0     ; UART Baud Rate Register bit 0
  175. .equ    UBRR1   = 1     ; UART Baud Rate Register bit 1
  176. .equ    UBRR2   = 2     ; UART Baud Rate Register bit 2
  177. .equ    UBRR3   = 3     ; UART Baud Rate Register bit 3
  178. .equ    UBRR4   = 4     ; UART Baud Rate Register bit 4
  179. .equ    UBRR5   = 5     ; UART Baud Rate Register bit 5
  180. .equ    UBRR6   = 6     ; UART Baud Rate Register bit 6
  181. .equ    UBRR7   = 7     ; UART Baud Rate Register bit 7
  182.  
  183.  
  184. ; ***** EXTERNAL_INTERRUPT ***********
  185. ; GIMSK - General Interrupt Mask Register
  186. .equ    INT0    = 6     ; External Interrupt Request 0 Enable
  187. .equ    INT1    = 7     ; External Interrupt Request 1 Enable
  188.  
  189. ; GIFR - General Interrupt Flag register
  190. .equ    INTF0   = 6     ; External Interrupt Flag 0
  191. .equ    INTF1   = 7     ; External Interrupt Flag 1
  192.  
  193.  
  194. ; ***** PORTA ************************
  195. ; PORTA - Port A Data Register
  196. .equ    PORTA0  = 0     ; Port A Data Register bit 0
  197. .equ    PA0     = 0     ; For compatibility
  198. .equ    PORTA1  = 1     ; Port A Data Register bit 1
  199. .equ    PA1     = 1     ; For compatibility
  200. .equ    PORTA2  = 2     ; Port A Data Register bit 2
  201. .equ    PA2     = 2     ; For compatibility
  202. .equ    PORTA3  = 3     ; Port A Data Register bit 3
  203. .equ    PA3     = 3     ; For compatibility
  204. .equ    PORTA4  = 4     ; Port A Data Register bit 4
  205. .equ    PA4     = 4     ; For compatibility
  206. .equ    PORTA5  = 5     ; Port A Data Register bit 5
  207. .equ    PA5     = 5     ; For compatibility
  208. .equ    PORTA6  = 6     ; Port A Data Register bit 6
  209. .equ    PA6     = 6     ; For compatibility
  210. .equ    PORTA7  = 7     ; Port A Data Register bit 7
  211. .equ    PA7     = 7     ; For compatibility
  212.  
  213. ; DDRA - Port A Data Direction Register
  214. .equ    DDA0    = 0     ; Data Direction Register, Port A, bit 0
  215. .equ    DDA1    = 1     ; Data Direction Register, Port A, bit 1
  216. .equ    DDA2    = 2     ; Data Direction Register, Port A, bit 2
  217. .equ    DDA3    = 3     ; Data Direction Register, Port A, bit 3
  218. .equ    DDA4    = 4     ; Data Direction Register, Port A, bit 4
  219. .equ    DDA5    = 5     ; Data Direction Register, Port A, bit 5
  220. .equ    DDA6    = 6     ; Data Direction Register, Port A, bit 6
  221. .equ    DDA7    = 7     ; Data Direction Register, Port A, bit 7
  222.  
  223. ; PINA - Port A Input Pins
  224. .equ    PINA0   = 0     ; Input Pins, Port A bit 0
  225. .equ    PINA1   = 1     ; Input Pins, Port A bit 1
  226. .equ    PINA2   = 2     ; Input Pins, Port A bit 2
  227. .equ    PINA3   = 3     ; Input Pins, Port A bit 3
  228. .equ    PINA4   = 4     ; Input Pins, Port A bit 4
  229. .equ    PINA5   = 5     ; Input Pins, Port A bit 5
  230. .equ    PINA6   = 6     ; Input Pins, Port A bit 6
  231. .equ    PINA7   = 7     ; Input Pins, Port A bit 7
  232.  
  233.  
  234. ; ***** PORTB ************************
  235. ; PORTB - Port B Data Register
  236. .equ    PORTB0  = 0     ; Port B Data Register bit 0
  237. .equ    PB0     = 0     ; For compatibility
  238. .equ    PORTB1  = 1     ; Port B Data Register bit 1
  239. .equ    PB1     = 1     ; For compatibility
  240. .equ    PORTB2  = 2     ; Port B Data Register bit 2
  241. .equ    PB2     = 2     ; For compatibility
  242. .equ    PORTB3  = 3     ; Port B Data Register bit 3
  243. .equ    PB3     = 3     ; For compatibility
  244. .equ    PORTB4  = 4     ; Port B Data Register bit 4
  245. .equ    PB4     = 4     ; For compatibility
  246. .equ    PORTB5  = 5     ; Port B Data Register bit 5
  247. .equ    PB5     = 5     ; For compatibility
  248. .equ    PORTB6  = 6     ; Port B Data Register bit 6
  249. .equ    PB6     = 6     ; For compatibility
  250. .equ    PORTB7  = 7     ; Port B Data Register bit 7
  251. .equ    PB7     = 7     ; For compatibility
  252.  
  253. ; DDRB - Port B Data Direction Register
  254. .equ    DDB0    = 0     ; Port B Data Direction Register bit 0
  255. .equ    DDB1    = 1     ; Port B Data Direction Register bit 1
  256. .equ    DDB2    = 2     ; Port B Data Direction Register bit 2
  257. .equ    DDB3    = 3     ; Port B Data Direction Register bit 3
  258. .equ    DDB4    = 4     ; Port B Data Direction Register bit 4
  259. .equ    DDB5    = 5     ; Port B Data Direction Register bit 5
  260. .equ    DDB6    = 6     ; Port B Data Direction Register bit 6
  261. .equ    DDB7    = 7     ; Port B Data Direction Register bit 7
  262.  
  263. ; PINB - Port B Input Pins
  264. .equ    PINB0   = 0     ; Port B Input Pins bit 0
  265. .equ    PINB1   = 1     ; Port B Input Pins bit 1
  266. .equ    PINB2   = 2     ; Port B Input Pins bit 2
  267. .equ    PINB3   = 3     ; Port B Input Pins bit 3
  268. .equ    PINB4   = 4     ; Port B Input Pins bit 4
  269. .equ    PINB5   = 5     ; Port B Input Pins bit 5
  270. .equ    PINB6   = 6     ; Port B Input Pins bit 6
  271. .equ    PINB7   = 7     ; Port B Input Pins bit 7
  272.  
  273.  
  274. ; ***** PORTC ************************
  275. ; PORTC - Port C Data Register
  276. .equ    PORTC0  = 0     ; Port C Data Register bit 0
  277. .equ    PC0     = 0     ; For compatibility
  278. .equ    PORTC1  = 1     ; Port C Data Register bit 1
  279. .equ    PC1     = 1     ; For compatibility
  280. .equ    PORTC2  = 2     ; Port C Data Register bit 2
  281. .equ    PC2     = 2     ; For compatibility
  282. .equ    PORTC3  = 3     ; Port C Data Register bit 3
  283. .equ    PC3     = 3     ; For compatibility
  284. .equ    PORTC4  = 4     ; Port C Data Register bit 4
  285. .equ    PC4     = 4     ; For compatibility
  286. .equ    PORTC5  = 5     ; Port C Data Register bit 5
  287. .equ    PC5     = 5     ; For compatibility
  288. .equ    PORTC6  = 6     ; Port C Data Register bit 6
  289. .equ    PC6     = 6     ; For compatibility
  290. .equ    PORTC7  = 7     ; Port C Data Register bit 7
  291. .equ    PC7     = 7     ; For compatibility
  292.  
  293. ; DDRC - Port C Data Direction Register
  294. .equ    DDC0    = 0     ; Port C Data Direction Register bit 0
  295. .equ    DDC1    = 1     ; Port C Data Direction Register bit 1
  296. .equ    DDC2    = 2     ; Port C Data Direction Register bit 2
  297. .equ    DDC3    = 3     ; Port C Data Direction Register bit 3
  298. .equ    DDC4    = 4     ; Port C Data Direction Register bit 4
  299. .equ    DDC5    = 5     ; Port C Data Direction Register bit 5
  300. .equ    DDC6    = 6     ; Port C Data Direction Register bit 6
  301. .equ    DDC7    = 7     ; Port C Data Direction Register bit 7
  302.  
  303. ; PINC - Port C Input Pins
  304. .equ    PINC0   = 0     ; Port C Input Pins bit 0
  305. .equ    PINC1   = 1     ; Port C Input Pins bit 1
  306. .equ    PINC2   = 2     ; Port C Input Pins bit 2
  307. .equ    PINC3   = 3     ; Port C Input Pins bit 3
  308. .equ    PINC4   = 4     ; Port C Input Pins bit 4
  309. .equ    PINC5   = 5     ; Port C Input Pins bit 5
  310. .equ    PINC6   = 6     ; Port C Input Pins bit 6
  311. .equ    PINC7   = 7     ; Port C Input Pins bit 7
  312.  
  313.  
  314. ; ***** PORTD ************************
  315. ; PORTD - Port D Data Register
  316. .equ    PORTD0  = 0     ; Port D Data Register bit 0
  317. .equ    PD0     = 0     ; For compatibility
  318. .equ    PORTD1  = 1     ; Port D Data Register bit 1
  319. .equ    PD1     = 1     ; For compatibility
  320. .equ    PORTD2  = 2     ; Port D Data Register bit 2
  321. .equ    PD2     = 2     ; For compatibility
  322. .equ    PORTD3  = 3     ; Port D Data Register bit 3
  323. .equ    PD3     = 3     ; For compatibility
  324. .equ    PORTD4  = 4     ; Port D Data Register bit 4
  325. .equ    PD4     = 4     ; For compatibility
  326. .equ    PORTD5  = 5     ; Port D Data Register bit 5
  327. .equ    PD5     = 5     ; For compatibility
  328. .equ    PORTD6  = 6     ; Port D Data Register bit 6
  329. .equ    PD6     = 6     ; For compatibility
  330. .equ    PORTD7  = 7     ; Port D Data Register bit 7
  331. .equ    PD7     = 7     ; For compatibility
  332.  
  333. ; DDRD - Port D Data Direction Register
  334. .equ    DDD0    = 0     ; Port D Data Direction Register bit 0
  335. .equ    DDD1    = 1     ; Port D Data Direction Register bit 1
  336. .equ    DDD2    = 2     ; Port D Data Direction Register bit 2
  337. .equ    DDD3    = 3     ; Port D Data Direction Register bit 3
  338. .equ    DDD4    = 4     ; Port D Data Direction Register bit 4
  339. .equ    DDD5    = 5     ; Port D Data Direction Register bit 5
  340. .equ    DDD6    = 6     ; Port D Data Direction Register bit 6
  341. .equ    DDD7    = 7     ; Port D Data Direction Register bit 7
  342.  
  343. ; PIND - Port D Input Pins
  344. .equ    PIND0   = 0     ; Port D Input Pins bit 0
  345. .equ    PIND1   = 1     ; Port D Input Pins bit 1
  346. .equ    PIND2   = 2     ; Port D Input Pins bit 2
  347. .equ    PIND3   = 3     ; Port D Input Pins bit 3
  348. .equ    PIND4   = 4     ; Port D Input Pins bit 4
  349. .equ    PIND5   = 5     ; Port D Input Pins bit 5
  350. .equ    PIND6   = 6     ; Port D Input Pins bit 6
  351. .equ    PIND7   = 7     ; Port D Input Pins bit 7
  352.  
  353.  
  354. ; ***** TIMER_COUNTER_1 **************
  355. ; TIMSK - Timer/Counter Interrupt Mask Register
  356. .equ    TICIE1  = 3     ; Timer/Counter1 Input Capture Interrupt Enable
  357. .equ    OCIE1B  = 5     ; Timer/Counter1 Output CompareB Match Interrupt Enable
  358. .equ    OCIE1A  = 6     ; Timer/Counter1 Output CompareA Match Interrupt Enable
  359. .equ    TOIE1   = 7     ; Timer/Counter1 Overflow Interrupt Enable
  360.  
  361. ; TIFR - Timer/Counter Interrupt Flag register
  362. .equ    ICF1    = 3     ; Input Capture Flag 1
  363. .equ    OCF1B   = 5     ; Output Compare Flag 1B
  364. .equ    OCF1A   = 6     ; Output Compare Flag 1A
  365. .equ    TOV1    = 7     ; Timer/Counter1 Overflow Flag
  366.  
  367. ; TCCR1A - Timer/Counter1 Control Register A
  368. .equ    PWM10   = 0     ; Pulse Width Modulator Select Bit 0
  369. .equ    PWM11   = 1     ; Pulse Width Modulator Select Bit 1
  370. .equ    COM1B0  = 4     ; Compare Output Mode 1B, bit 0
  371. .equ    COM1B1  = 5     ; Compare Output Mode 1B, bit 1
  372. .equ    COM1A0  = 6     ; Compare Ouput Mode 1A, bit 0
  373. .equ    COM1A1  = 7     ; Compare Output Mode 1A, bit 1
  374.  
  375. ; TCCR1B - Timer/Counter1 Control Register B
  376. .equ    CS10    = 0     ; Clock Select1 bit 0
  377. .equ    CS11    = 1     ; Clock Select1 bit 1
  378. .equ    CS12    = 2     ; Clock Select1 bit 2
  379. .equ    CTC1    = 3     ; Clear Timer/Counter1 on Compare Match
  380. .equ    ICES1   = 6     ; Input Capture 1 Edge Select
  381. .equ    ICNC1   = 7     ; Input Capture 1 Noise Canceler
  382.  
  383.  
  384. ; ***** TIMER_COUNTER_0 **************
  385. ; TIMSK - Timer/Counter Interrupt Mask Register
  386. .equ    TOIE0   = 1     ; Timer/Counter0 Overflow Interrupt Enable
  387.  
  388. ; TIFR - Timer/Counter Interrupt Flag register
  389. .equ    TOV0    = 1     ; Timer/Counter0 Overflow Flag
  390.  
  391. ; TCCR0 - Timer/Counter0 Control Register
  392. .equ    CS00    = 0     ; Clock Select0 bit 0
  393. .equ    CS01    = 1     ; Clock Select0 bit 1
  394. .equ    CS02    = 2     ; Clock Select0 bit 2
  395.  
  396. ; TCNT0 - Timer Counter 0
  397. .equ    TCNT00  = 0     ; Timer Counter 0 bit 0
  398. .equ    TCNT01  = 1     ; Timer Counter 0 bit 1
  399. .equ    TCNT02  = 2     ; Timer Counter 0 bit 2
  400. .equ    TCNT03  = 3     ; Timer Counter 0 bit 3
  401. .equ    TCNT04  = 4     ; Timer Counter 0 bit 4
  402. .equ    TCNT05  = 5     ; Timer Counter 0 bit 5
  403. .equ    TCNT06  = 6     ; Timer Counter 0 bit 6
  404. .equ    TCNT07  = 7     ; Timer Counter 0 bit 7
  405.  
  406.  
  407. ; ***** WATCHDOG *********************
  408. ; WDTCR - Watchdog Timer Control Register
  409. .equ    WDP0    = 0     ; Watch Dog Timer Prescaler bit 0
  410. .equ    WDP1    = 1     ; Watch Dog Timer Prescaler bit 1
  411. .equ    WDP2    = 2     ; Watch Dog Timer Prescaler bit 2
  412. .equ    WDE     = 3     ; Watch Dog Enable
  413. .equ    WDTOE   = 4     ; RW
  414. .equ    WDDE    = WDTOE ; For compatibility
  415.  
  416.  
  417. ; ***** CPU **************************
  418. ; SREG - Status Register
  419. .equ    SREG_C  = 0     ; Carry Flag
  420. .equ    SREG_Z  = 1     ; Zero Flag
  421. .equ    SREG_N  = 2     ; Negative Flag
  422. .equ    SREG_V  = 3     ; Two's Complement Overflow Flag
  423. .equ    SREG_S  = 4     ; Sign Bit
  424. .equ    SREG_H  = 5     ; Half Carry Flag
  425. .equ    SREG_T  = 6     ; Bit Copy Storage
  426. .equ    SREG_I  = 7     ; Global Interrupt Enable
  427.  
  428. ; MCUCR - MCU Control Register
  429. .equ    ISC00   = 0     ; Interrupt Sense Control 0 bit 0
  430. .equ    ISC01   = 1     ; Interrupt Sense Control 0 bit 1
  431. .equ    ISC10   = 2     ; Interrupt Sense Control 1 bit 0
  432. .equ    ISC11   = 3     ; Interrupt Sense Control 1 bit 1
  433. .equ    SM      = 4     ; Sleep Mode
  434. .equ    SE      = 5     ; Sleep Enable
  435. .equ    SRW     = 6     ; External SRAM Wait State
  436. .equ    SRE     = 7     ; External SRAM Enable
  437.  
  438.  
  439. ; ***** EEPROM ***********************
  440. ; EEAR - EEPROM Read/Write Access
  441. .equ    EEAR0   = 0     ; EEPROM Read/Write Access bit 0
  442. .equ    EEAR1   = 1     ; EEPROM Read/Write Access bit 1
  443. .equ    EEAR2   = 2     ; EEPROM Read/Write Access bit 2
  444. .equ    EEAR3   = 3     ; EEPROM Read/Write Access bit 3
  445. .equ    EEAR4   = 4     ; EEPROM Read/Write Access bit 4
  446. .equ    EEAR5   = 5     ; EEPROM Read/Write Access bit 5
  447. .equ    EEAR6   = 6     ; EEPROM Read/Write Access bit 6
  448. .equ    EEAR7   = 7     ; EEPROM Read/Write Access bit 7
  449.  
  450. ; EEDR - EEPROM Data Register
  451. .equ    EEDR0   = 0     ; EEPROM Data Register bit 0
  452. .equ    EEDR1   = 1     ; EEPROM Data Register bit 1
  453. .equ    EEDR2   = 2     ; EEPROM Data Register bit 2
  454. .equ    EEDR3   = 3     ; EEPROM Data Register bit 3
  455. .equ    EEDR4   = 4     ; EEPROM Data Register bit 4
  456. .equ    EEDR5   = 5     ; EEPROM Data Register bit 5
  457. .equ    EEDR6   = 6     ; EEPROM Data Register bit 6
  458. .equ    EEDR7   = 7     ; EEPROM Data Register bit 7
  459.  
  460. ; EECR - EEPROM Control Register
  461. .equ    EERE    = 0     ; EEPROM Read Enable
  462. .equ    EEWE    = 1     ; EEPROM Write Enable
  463. .equ    EEMWE   = 2     ; EEPROM Master Write Enable
  464.  
  465.  
  466.  
  467. ; ***** LOCKSBITS ********************************************************
  468. .equ    LB1     = 0     ; Lockbit
  469. .equ    LB2     = 1     ; Lockbit
  470.  
  471.  
  472. ; ***** FUSES ************************************************************
  473. ; LOW fuse bits
  474. .equ    SPIEN   = 1     ; Serial Program Downloading Enabled
  475. .equ    FSTRT   = 2     ; Short Start-up time selected
  476.  
  477.  
  478.  
  479. ; ***** CPU REGISTER DEFINITIONS *****************************************
  480. .def    XH      = r27
  481. .def    XL      = r26
  482. .def    YH      = r29
  483. .def    YL      = r28
  484. .def    ZH      = r31
  485. .def    ZL      = r30
  486.  
  487.  
  488.  
  489. ; ***** DATA MEMORY DECLARATIONS *****************************************
  490. .equ    FLASHEND        = 0x07ff        ; Note: Word address
  491. .equ    IOEND   = 0x003f
  492. .equ    SRAM_START      = 0x0060
  493. .equ    SRAM_SIZE       = 256
  494. .equ    RAMEND  = 0x015f
  495. .equ    XRAMEND = 0xffff
  496. .equ    E2END   = 0x00ff
  497. .equ    EEPROMEND       = 0x00ff
  498. .equ    EEADRBITS       = 8
  499. #pragma AVRPART MEMORY PROG_FLASH 4096
  500. #pragma AVRPART MEMORY EEPROM 256
  501. #pragma AVRPART MEMORY INT_SRAM SIZE 256
  502. #pragma AVRPART MEMORY INT_SRAM START_ADDR 0x60
  503.  
  504.  
  505.  
  506.  
  507.  
  508. ; ***** INTERRUPT VECTORS ************************************************
  509. .equ    INT0addr        = 0x0001        ; External Interrupt Request 0
  510. .equ    INT1addr        = 0x0002        ; External Interrupt Request 1
  511. .equ    ICP1addr        = 0x0003        ; Timer/Counter Capture Event
  512. .equ    OC1Aaddr        = 0x0004        ; Timer/Counter1 Compare Match A
  513. .equ    OC1Baddr        = 0x0005        ; Timer/Counter1 Compare MatchB
  514. .equ    OVF1addr        = 0x0006        ; Timer/Counter1 Overflow
  515. .equ    OVF0addr        = 0x0007        ; Timer/Counter0 Overflow
  516. .equ    SPIaddr = 0x0008        ; Serial Transfer Complete
  517. .equ    URXCaddr        = 0x0009        ; UART, Rx Complete
  518. .equ    UDREaddr        = 0x000a        ; UART Data Register Empty
  519. .equ    UTXCaddr        = 0x000b        ; UART, Tx Complete
  520. .equ    ACIaddr = 0x000c        ; Analog Comparator
  521.  
  522. .equ    INT_VECTORS_SIZE        = 13    ; size in words
  523.  
  524. #pragma AVRPART CORE INSTRUCTIONS_NOT_SUPPORTED break
  525.  
  526. #endif  /* _4414DEF_INC_ */
  527.  
  528. ; ***** END OF FILE ******************************************************
  529.