Subversion Repositories Kolibri OS

Rev

Blame | Last modification | View Log | RSS feed

  1. /*
  2.  *  Copyright 2000-2011 Intel Corporation All Rights Reserved
  3.  *
  4.  * Permission is hereby granted, free of charge, to any person obtaining a
  5.  * copy of this software and associated documentation files (the
  6.  * "Software"), to deal in the Software without restriction, including
  7.  * without limitation the rights to use, copy, modify, merge, publish,
  8.  * distribute, sub license, and/or sell copies of the Software, and to
  9.  * permit persons to whom the Software is furnished to do so, subject to
  10.  * the following conditions:
  11.  *
  12.  * The above copyright notice and this permission notice (including the
  13.  * next paragraph) shall be included in all copies or substantial portions
  14.  * of the Software.
  15.  *
  16.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  17.  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  18.  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  19.  * IN NO EVENT SHALL PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR
  20.  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  21.  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  22.  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  23.  *
  24.  * This file was originally licensed under the following license
  25.  *
  26.  *  Licensed under the Apache License, Version 2.0 (the "License");
  27.  *  you may not use this file except in compliance with the License.
  28.  *  You may obtain a copy of the License at
  29.  *
  30.  *      http://www.apache.org/licenses/LICENSE-2.0
  31.  *
  32.  *  Unless required by applicable law or agreed to in writing, software
  33.  *  distributed under the License is distributed on an "AS IS" BASIS,
  34.  *  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  35.  *  See the License for the specific language governing permissions and
  36.  *  limitations under the License.
  37.  */
  38. /*
  39.  *  Copyright 2000-2011 Intel Corporation All Rights Reserved
  40.  *
  41.  *  Licensed under the Apache License, Version 2.0 (the "License");
  42.  *  you may not use this file except in compliance with the License.
  43.  *  You may obtain a copy of the License at
  44.  *
  45.  *      http://www.apache.org/licenses/LICENSE-2.0
  46.  *
  47.  *  Unless required by applicable law or agreed to in writing, software
  48.  *  distributed under the License is distributed on an "AS IS" BASIS,
  49.  *  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  50.  *  See the License for the specific language governing permissions and
  51.  *  limitations under the License.
  52.  */
  53.  
  54. //  326    // Total instruction count
  55. //    1    // Total kernel count
  56.  
  57.  
  58.  
  59. // Module name: common.inc
  60. //
  61. // Common header file for all Video-Processing kernels
  62. //
  63.  
  64. .default_execution_size (16)
  65. .default_register_type  :ub
  66.  
  67. .reg_count_total        128
  68. .reg_count_payload      7
  69.  
  70. //========== Common constants ==========
  71.  
  72.  
  73. //========== Macros ==========
  74.  
  75.  
  76. //Fast Jump, For more details see "Set_Layer_N.asm"
  77.  
  78.  
  79. //========== Defines ====================
  80.  
  81. //========== Static Parameters (Common To All) ==========
  82. //r1
  83.  
  84.  
  85. //r2
  86.  
  87.                                     //  e.g.            byte0   byte1  byte2
  88.                                     // YUYV               0       1      3
  89.                                     // YVYU               0       3      1
  90.  
  91. //Color Pipe (IECP) parameters
  92.  
  93.  
  94. //ByteCopy
  95.  
  96.  
  97. //r4
  98.  
  99.                                     //  e.g.              byte0           byte1           byte2
  100.                                     // YUYV                 0               1               3
  101.                                     // YVYU                 0               3               1
  102.  
  103.  
  104. //========== Inline parameters (Common To All) ===========
  105.  
  106.  
  107. //============== Binding Index Table===========
  108. //Common between DNDI and DNUV
  109.  
  110.  
  111. //================= Common Message Descriptor =====
  112. // Message descriptor for thread spawning
  113. // Message Descriptors
  114. //                = 000 0001 (min message len 1 ) 0,0000 (resp len 0   -add later)
  115. //                  0000,0000,0000
  116. //                  0001(Spawn a root thread),0001 (Root thread spawn thread)
  117. //                = 0x02000011
  118. // Thread Spawner Message Descriptor
  119.  
  120.  
  121. // Message descriptor for atomic operation add
  122. // Message Descriptors
  123. //                = 000 0110 (min message len 6 ) 0,0000 (resp len 0   -add later)
  124. //                  1(header present)001,10(typed atomic operation)0(return enabled)0(slot group, low 8 bits),0111 (AOP_Add)
  125. //                  0000,0000 (Binding table index, added later)
  126. //                = 0x02000011
  127.  
  128. // Atomic Operation Add Message Descriptor
  129.  
  130.  
  131. // Message descriptor for dataport media write
  132.         // Message Descriptors
  133.                 //                = 000 0001 (min message len 1 - add later) 00000 (resp len 0)
  134.                 //                  1 (header present 1) 0 1010 (media block write) 000000
  135.                 //                  00000000 (binding table index - set later)
  136.                 //                = 0x020A8000
  137.  
  138.  
  139. // Message Length defines
  140.  
  141.  
  142. // Response Length defines
  143.  
  144.  
  145. // Block Width and Height Size defines
  146.  
  147.  
  148. // Extended Message Descriptors
  149.  
  150.  
  151. // Common message descriptors:
  152.  
  153.  
  154. //===================== Math Function Control ===================================
  155.  
  156.  
  157. //============ Message Registers ===============
  158.                              // buf4 starts from r28
  159.  
  160.  
  161. //#define mMSGHDR_EOT  r43    // Dummy Message Register for EOT
  162.  
  163.  
  164. .declare    mubMSGPAYLOAD  Base=r30 ElementSize=1 SrcRegion=<16;16,1> Type=ub
  165. .declare    muwMSGPAYLOAD  Base=r30 ElementSize=2 SrcRegion=<16;16,1> Type=uw
  166. .declare    mudMSGPAYLOAD  Base=r30 ElementSize=4 SrcRegion=<8;8,1> Type=ud
  167. .declare    mfMSGPAYLOAD   Base=r30 ElementSize=4 SrcRegion=<8;8,1> Type=f
  168.  
  169. //=================== End of thread instruction ===========================
  170.  
  171.  
  172. //=====================Pointers Used=====================================
  173.  
  174.  
  175. //=======================================================================
  176.  
  177.  
  178. //r11-r17
  179. // Define temp space for any usages
  180.  
  181.  
  182. // Common Buffers
  183.  
  184.  
  185. // temp space for rotation
  186.  
  187. .declare fROBUF           Base=r11.0            ElementSize=4           SrcRegion=<8;8,1>                 DstRegion=<1>         Type=f
  188.  
  189. .declare udROBUF                Base=r11.0              ElementSize=4           SrcRegion=<8;8,1>                 DstRegion=<1>         Type=ud
  190.  
  191. .declare uwROBUF                Base=r11.0              ElementSize=2           SrcRegion=<16;16,1>             DstRegion=<1>           Type=uw
  192.  
  193. .declare ubROBUF                Base=r11.0              ElementSize=1           SrcRegion=<16;16,1>             DstRegion=<1>           Type=ub
  194.  
  195. .declare ub4ROBUF       Base=r11.0              ElementSize=1           SrcRegion=<32;8,4>              DstRegion=<4>           Type=ub
  196.  
  197.  
  198. // End of common.inc
  199.  
  200.  
  201. // FileName:            VP_Setup.asm
  202. // Author:                      Vivek Kumar
  203. // Description:         Sets up all parameters for the Video Processing Kernel
  204.  
  205.  
  206.  
  207.  
  208. // Description: Includes all definitions explicit to Fast Composite.
  209.  
  210.  
  211.  
  212.  
  213. // End of common.inc
  214.  
  215.  
  216. //========== GRF partition ==========
  217.      // r0 header            :   r0          (1 GRF)
  218.      // Static parameters    :   r1 - r6     (6 GRFS)
  219.      // Inline parameters    :   r7 - r8     (2 GRFs)
  220.      // MSGSRC               :   r27         (1 GRF)
  221. //===================================
  222.  
  223. //Interface:
  224. //========== Static Parameters (Explicit To Fast Composite) ==========
  225. //r1
  226. //CSC Set 0
  227.  
  228.  
  229. .declare udCSC_CURBE    Base=r1.0      ElementSize=4       Type=ud
  230.  
  231. //Constant alpha
  232.  
  233.  
  234. //r2
  235.  
  236.  
  237. // Gen7 AVS WA
  238.  
  239.  
  240. // WiDi Definitions
  241.  
  242.  
  243. //Colorfill
  244.  
  245.  
  246.                                       // 0: 0-degree, 1: 90, 2: 180, 3: 270-degree, clockwise.     
  247.  
  248. .declare ubCOLOR_PIXEL_VAL      Base=r2.20      ElementSize=1       SrcRegion=<0;1,0>       DstRegion=<1>       Type=ub
  249.  
  250. //r3
  251. //Normalised Ratio of Horizontal step size with main video for all layers
  252.  
  253.  
  254.     //Normalised Ratio of Horizontal step size with main video for all layers becomes
  255.     //Normalised Horizontal step size for all layers in VP_Setup.asm
  256.  
  257.  
  258. //r4
  259. //Normalised Vertical step size for all layers
  260.  
  261.  
  262. //r5
  263. //Normalised Vertical Frame Origin for all layers
  264.  
  265.  
  266. //r6
  267. //Normalised Horizontal Frame Origin for all layers
  268.  
  269.  
  270. //========== Inline Parameters (Explicit To Fast Composite) ==========
  271.  
  272.  
  273. //Main video Step X
  274.  
  275.  
  276. //====================== Binding table (Explicit To Fast Composite)=========================================
  277.  
  278.  
  279. //Used by Interlaced Scaling Kernels
  280.  
  281.  
  282. //========== Sampler State Table Index (Explicit To Fast Composite)==========
  283. //Sampler Index for AVS/IEF messages
  284.  
  285.  
  286. //Sampler Index for SIMD16 sampler messages
  287.  
  288.  
  289. //=============================================================================
  290.  
  291. .declare fBUFFER_0      Base=r64.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  292. .declare fBUFFER_1      Base=r80.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  293. .declare fBUFFER_2      Base=r96.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  294. .declare fBUFFER_3      Base=r112.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  295. .declare fBUFFER_4      Base=r28.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  296. .declare fBUFFER_5      Base=r46.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=f
  297.  
  298. .declare udBUFFER_0     Base=r64.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  299. .declare udBUFFER_1     Base=r80.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  300. .declare udBUFFER_2     Base=r96.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  301. .declare udBUFFER_3     Base=r112.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  302. .declare udBUFFER_4     Base=r28.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  303. .declare udBUFFER_5     Base=r46.0       ElementSize=4       SrcRegion=<8;8,1>       DstRegion=<1>       Type=ud
  304.  
  305. .declare uwBUFFER_0     Base=r64.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  306. .declare uwBUFFER_1     Base=r80.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  307. .declare uwBUFFER_2     Base=r96.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  308. .declare uwBUFFER_3     Base=r112.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  309. .declare uwBUFFER_4     Base=r28.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  310. .declare uwBUFFER_5     Base=r46.0       ElementSize=2       SrcRegion=<16;16,1>     DstRegion=<1>       Type=uw
  311.  
  312. .declare ubBUFFER_0     Base=r64.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  313. .declare ubBUFFER_1     Base=r80.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  314. .declare ubBUFFER_2     Base=r96.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  315. .declare ubBUFFER_3     Base=r112.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  316. .declare ubBUFFER_4     Base=r28.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  317. .declare ubBUFFER_5     Base=r46.0       ElementSize=1       SrcRegion=<16;16,1>     DstRegion=<1>       Type=ub
  318.  
  319. .declare ub4BUFFER_0    Base=r64.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  320. .declare ub4BUFFER_1    Base=r80.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  321. .declare ub4BUFFER_2    Base=r96.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  322. .declare ub4BUFFER_3    Base=r112.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  323. .declare ub4BUFFER_4    Base=r28.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  324. .declare ub4BUFFER_5    Base=r46.0       ElementSize=1       SrcRegion=<32;8,4>      DstRegion=<4>       Type=ub
  325.  
  326. //Pointer to mask reg
  327.  
  328.  
  329. //r18
  330.  
  331.  
  332. //Always keep Cannel Pointers and Offsets in same GRF, so that we can use
  333. // NODDCLR, NODDCHK flags. -rT
  334.  
  335.  
  336. .declare udCSC_COEFF_0  Base=r18.0    ElementSize=4 Type=ud       // 1 GRF
  337.  
  338. //r19
  339.  
  340.  
  341. .declare udCSC_COEFF_1  Base=r19.0    ElementSize=4 Type=ud       // 1 GRF
  342.  
  343.  
  344. //r20
  345.  
  346. .declare uwALPHA_MASK_REG_TEMP  Base=r20.0    ElementSize=2 SrcRegion=<16;16,1> Type=uw        // 1 GRF
  347.  
  348. //r21
  349.  
  350. .declare uwALPHA_MASK_REG       Base=r21.0         ElementSize=2 SrcRegion=<16;16,1> Type=uw        // 1 GRF
  351.  
  352. //r22
  353.  
  354.  
  355. //Always keep Cannel Pointers and Offsets in same GRF, so that we can use
  356. // NODDCLR, NODDCHK flags. -rT
  357.  
  358.  
  359. //Keep fORIGIN_X_NLAS, fY_OFFSET_2ND_BLOCK, fSTEP_X_NLAS, pMSGDSC_COPY, ubCONST_ALPHA_COPY as
  360. //sub registers of same GRF to enable using NODDCLR NODDCHK. -rT
  361.  
  362. //r23
  363.  
  364.  
  365. //Lumakey
  366.  
  367.  
  368. //r24
  369.  
  370.  
  371. //r25
  372.  
  373.  
  374. //r26
  375.  
  376.  
  377. //defines to generate LABELS during compile time.
  378.  
  379.  
  380. //Setup pointer to the inline parameter
  381.  
  382. // Copy MSG HDR
  383.         mov (8)         r27.0<1>:ud     r0.0<8;8,1>:ud  // Initialize message payload header with R0
  384.  
  385.  
  386. //temp; remove it once unread msg warnings are resolved -vK
  387. mov (8) r25:ud  r0.0<8;8,1>:ud
  388. mov (8) r26:ud  r0.0<8;8,1>:ud
  389.  
  390. // Calculate StepX for all layers and overwrite it on the ratio
  391.         mul     (8)             r3.0<1>:f   r3.0<8;8,1>:f       r9.4<0;1,0>:f                           //StepX_ratio = StepX / VideoStepX
  392.  
  393.         //Normalised Ratio of Horizontal step size with main video for all layers now becomes
  394.         //Normalised Horizontal step size for all layers
  395.  
  396. // Calculate block origin for all layers and overwrite it on the frame origin
  397.         mov (2) r8.5<1>:f                                               r9.0<2;2,1>:w           //Convert origin from word to float
  398.  
  399.         cmp.e.f0.0      (8)     null<1>:d                               r2.26:ub                1:uw
  400.  
  401.  
  402.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    0:uw
  403.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  404.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  405.     (f0.1) jmpi (1) ROTATE_90_L0
  406.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  407.     (f0.1) jmpi (1) ROTATE_180_L0
  408.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  409.     (f0.1) jmpi (1) ROTATE_270_L0
  410.  
  411.   // rotate 0 degree
  412. ROTATE_0_L0:  
  413.     (-f0.0)mov  (1)     acc0.0:f                                           r6.0<0;1,0>:f
  414.     (-f0.0)mac  (1)     r6.0<1>:f    r3.0<0;1,0>:f              r8.5<0;1,0>:f
  415.  
  416.     mov (1)     acc0.0:f            r5.0<0;1,0>:f
  417.     mac (1)     r5.0<1>:f    r4.0<0;1,0>:f                  r8.6<0;1,0>:f
  418.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L0
  419.  
  420.   // rotate 90 degree
  421. ROTATE_90_L0:  
  422.     (-f0.0)mov  (1)     acc0.0:f            r6.0<0;1,0>:f
  423.     (-f0.0)mac  (1)     r6.0<1>:f    r3.0<0;1,0>:f              r8.6<0;1,0>:f
  424.  
  425.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  426.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  427.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  428.  
  429.     mov (1)     acc0.0:f                                                        r5.0<0;1,0>:f
  430.     mac (1)     r5.0<1>:f     r4.0<0;1,0>:f             r17.0<0;1,0>:f
  431.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L0
  432.  
  433.   // rotate 180 degree
  434. ROTATE_180_L0:  
  435.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  436.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  437.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  438.     (-f0.0)mov (1) acc0.0:f             r6.0<0;1,0>:f
  439.     (-f0.0)mac (1) r6.0<1>:f     r3.0<0;1,0>:f          r17.0<0;1,0>:f
  440.  
  441.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  442.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  443.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  444.     mov (1)     acc0.0:f             r5.0<0;1,0>:f
  445.     mac (1)     r5.0<1>:f     r4.0<0;1,0>:f                 r17.0<0;1,0>:f
  446.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L0  
  447.  
  448.   // rotate 270 degree
  449. ROTATE_270_L0:    
  450.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  451.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  452.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  453.     (-f0.0)mov (1) acc0.0:f             r6.0<0;1,0>:f
  454.     (-f0.0)mac (1) r6.0<1>:f     r3.0<0;1,0>:f          r17.0<0;1,0>:f
  455.  
  456.     mov (1)     acc0.0:f                    r5.0<0;1,0>:f
  457.     mac (1)     r5.0<1>:f            r4.0<0;1,0>:f          r8.5<0;1,0>:f
  458.  
  459. END_SRC_BLOCK_ORIG_COMP_L0:            
  460.     nop
  461.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    2:uw
  462.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  463.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  464.     (f0.1) jmpi (1) ROTATE_90_L1
  465.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  466.     (f0.1) jmpi (1) ROTATE_180_L1
  467.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  468.     (f0.1) jmpi (1) ROTATE_270_L1
  469.  
  470.   // rotate 0 degree
  471. ROTATE_0_L1:  
  472.     (-f0.0)mov  (1)     acc0.1:f                                           r6.1<0;1,0>:f
  473.     (-f0.0)mac  (1)     r6.1<1>:f    r3.1<0;1,0>:f              r8.5<0;1,0>:f
  474.  
  475.     mov (1)     acc0.1:f            r5.1<0;1,0>:f
  476.     mac (1)     r5.1<1>:f    r4.1<0;1,0>:f                  r8.6<0;1,0>:f
  477.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L1
  478.  
  479.   // rotate 90 degree
  480. ROTATE_90_L1:  
  481.     (-f0.0)mov  (1)     acc0.1:f            r6.1<0;1,0>:f
  482.     (-f0.0)mac  (1)     r6.1<1>:f    r3.1<0;1,0>:f              r8.6<0;1,0>:f
  483.  
  484.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  485.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  486.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  487.  
  488.     mov (1)     acc0.1:f                                                        r5.1<0;1,0>:f
  489.     mac (1)     r5.1<1>:f     r4.1<0;1,0>:f             r17.0<0;1,0>:f
  490.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L1
  491.  
  492.   // rotate 180 degree
  493. ROTATE_180_L1:  
  494.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  495.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  496.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  497.     (-f0.0)mov (1) acc0.1:f             r6.1<0;1,0>:f
  498.     (-f0.0)mac (1) r6.1<1>:f     r3.1<0;1,0>:f          r17.0<0;1,0>:f
  499.  
  500.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  501.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  502.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  503.     mov (1)     acc0.1:f             r5.1<0;1,0>:f
  504.     mac (1)     r5.1<1>:f     r4.1<0;1,0>:f                 r17.0<0;1,0>:f
  505.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L1  
  506.  
  507.   // rotate 270 degree
  508. ROTATE_270_L1:    
  509.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  510.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  511.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  512.     (-f0.0)mov (1) acc0.1:f             r6.1<0;1,0>:f
  513.     (-f0.0)mac (1) r6.1<1>:f     r3.1<0;1,0>:f          r17.0<0;1,0>:f
  514.  
  515.     mov (1)     acc0.1:f                    r5.1<0;1,0>:f
  516.     mac (1)     r5.1<1>:f            r4.1<0;1,0>:f          r8.5<0;1,0>:f
  517.  
  518. END_SRC_BLOCK_ORIG_COMP_L1:            
  519.     nop
  520.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    4:uw
  521.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  522.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  523.     (f0.1) jmpi (1) ROTATE_90_L2
  524.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  525.     (f0.1) jmpi (1) ROTATE_180_L2
  526.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  527.     (f0.1) jmpi (1) ROTATE_270_L2
  528.  
  529.   // rotate 0 degree
  530. ROTATE_0_L2:  
  531.     (-f0.0)mov  (1)     acc0.2:f                                           r6.2<0;1,0>:f
  532.     (-f0.0)mac  (1)     r6.2<1>:f    r3.2<0;1,0>:f              r8.5<0;1,0>:f
  533.  
  534.     mov (1)     acc0.2:f            r5.2<0;1,0>:f
  535.     mac (1)     r5.2<1>:f    r4.2<0;1,0>:f                  r8.6<0;1,0>:f
  536.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L2
  537.  
  538.   // rotate 90 degree
  539. ROTATE_90_L2:  
  540.     (-f0.0)mov  (1)     acc0.2:f            r6.2<0;1,0>:f
  541.     (-f0.0)mac  (1)     r6.2<1>:f    r3.2<0;1,0>:f              r8.6<0;1,0>:f
  542.  
  543.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  544.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  545.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  546.  
  547.     mov (1)     acc0.2:f                                                        r5.2<0;1,0>:f
  548.     mac (1)     r5.2<1>:f     r4.2<0;1,0>:f             r17.0<0;1,0>:f
  549.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L2
  550.  
  551.   // rotate 180 degree
  552. ROTATE_180_L2:  
  553.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  554.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  555.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  556.     (-f0.0)mov (1) acc0.2:f             r6.2<0;1,0>:f
  557.     (-f0.0)mac (1) r6.2<1>:f     r3.2<0;1,0>:f          r17.0<0;1,0>:f
  558.  
  559.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  560.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  561.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  562.     mov (1)     acc0.2:f             r5.2<0;1,0>:f
  563.     mac (1)     r5.2<1>:f     r4.2<0;1,0>:f                 r17.0<0;1,0>:f
  564.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L2  
  565.  
  566.   // rotate 270 degree
  567. ROTATE_270_L2:    
  568.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  569.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  570.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  571.     (-f0.0)mov (1) acc0.2:f             r6.2<0;1,0>:f
  572.     (-f0.0)mac (1) r6.2<1>:f     r3.2<0;1,0>:f          r17.0<0;1,0>:f
  573.  
  574.     mov (1)     acc0.2:f                    r5.2<0;1,0>:f
  575.     mac (1)     r5.2<1>:f            r4.2<0;1,0>:f          r8.5<0;1,0>:f
  576.  
  577. END_SRC_BLOCK_ORIG_COMP_L2:            
  578.     nop
  579.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    6:uw
  580.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  581.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  582.     (f0.1) jmpi (1) ROTATE_90_L3
  583.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  584.     (f0.1) jmpi (1) ROTATE_180_L3
  585.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  586.     (f0.1) jmpi (1) ROTATE_270_L3
  587.  
  588.   // rotate 0 degree
  589. ROTATE_0_L3:  
  590.     (-f0.0)mov  (1)     acc0.3:f                                           r6.3<0;1,0>:f
  591.     (-f0.0)mac  (1)     r6.3<1>:f    r3.3<0;1,0>:f              r8.5<0;1,0>:f
  592.  
  593.     mov (1)     acc0.3:f            r5.3<0;1,0>:f
  594.     mac (1)     r5.3<1>:f    r4.3<0;1,0>:f                  r8.6<0;1,0>:f
  595.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L3
  596.  
  597.   // rotate 90 degree
  598. ROTATE_90_L3:  
  599.     (-f0.0)mov  (1)     acc0.3:f            r6.3<0;1,0>:f
  600.     (-f0.0)mac  (1)     r6.3<1>:f    r3.3<0;1,0>:f              r8.6<0;1,0>:f
  601.  
  602.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  603.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  604.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  605.  
  606.     mov (1)     acc0.3:f                                                        r5.3<0;1,0>:f
  607.     mac (1)     r5.3<1>:f     r4.3<0;1,0>:f             r17.0<0;1,0>:f
  608.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L3
  609.  
  610.   // rotate 180 degree
  611. ROTATE_180_L3:  
  612.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  613.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  614.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  615.     (-f0.0)mov (1) acc0.3:f             r6.3<0;1,0>:f
  616.     (-f0.0)mac (1) r6.3<1>:f     r3.3<0;1,0>:f          r17.0<0;1,0>:f
  617.  
  618.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  619.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  620.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  621.     mov (1)     acc0.3:f             r5.3<0;1,0>:f
  622.     mac (1)     r5.3<1>:f     r4.3<0;1,0>:f                 r17.0<0;1,0>:f
  623.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L3  
  624.  
  625.   // rotate 270 degree
  626. ROTATE_270_L3:    
  627.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  628.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  629.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  630.     (-f0.0)mov (1) acc0.3:f             r6.3<0;1,0>:f
  631.     (-f0.0)mac (1) r6.3<1>:f     r3.3<0;1,0>:f          r17.0<0;1,0>:f
  632.  
  633.     mov (1)     acc0.3:f                    r5.3<0;1,0>:f
  634.     mac (1)     r5.3<1>:f            r4.3<0;1,0>:f          r8.5<0;1,0>:f
  635.  
  636. END_SRC_BLOCK_ORIG_COMP_L3:            
  637.     nop
  638.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    8:uw
  639.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  640.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  641.     (f0.1) jmpi (1) ROTATE_90_L4
  642.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  643.     (f0.1) jmpi (1) ROTATE_180_L4
  644.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  645.     (f0.1) jmpi (1) ROTATE_270_L4
  646.  
  647.   // rotate 0 degree
  648. ROTATE_0_L4:  
  649.     (-f0.0)mov  (1)     acc0.4:f                                           r6.4<0;1,0>:f
  650.     (-f0.0)mac  (1)     r6.4<1>:f    r3.4<0;1,0>:f              r8.5<0;1,0>:f
  651.  
  652.     mov (1)     acc0.4:f            r5.4<0;1,0>:f
  653.     mac (1)     r5.4<1>:f    r4.4<0;1,0>:f                  r8.6<0;1,0>:f
  654.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L4
  655.  
  656.   // rotate 90 degree
  657. ROTATE_90_L4:  
  658.     (-f0.0)mov  (1)     acc0.4:f            r6.4<0;1,0>:f
  659.     (-f0.0)mac  (1)     r6.4<1>:f    r3.4<0;1,0>:f              r8.6<0;1,0>:f
  660.  
  661.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  662.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  663.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  664.  
  665.     mov (1)     acc0.4:f                                                        r5.4<0;1,0>:f
  666.     mac (1)     r5.4<1>:f     r4.4<0;1,0>:f             r17.0<0;1,0>:f
  667.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L4
  668.  
  669.   // rotate 180 degree
  670. ROTATE_180_L4:  
  671.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  672.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  673.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  674.     (-f0.0)mov (1) acc0.4:f             r6.4<0;1,0>:f
  675.     (-f0.0)mac (1) r6.4<1>:f     r3.4<0;1,0>:f          r17.0<0;1,0>:f
  676.  
  677.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  678.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  679.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  680.     mov (1)     acc0.4:f             r5.4<0;1,0>:f
  681.     mac (1)     r5.4<1>:f     r4.4<0;1,0>:f                 r17.0<0;1,0>:f
  682.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L4  
  683.  
  684.   // rotate 270 degree
  685. ROTATE_270_L4:    
  686.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  687.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  688.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  689.     (-f0.0)mov (1) acc0.4:f             r6.4<0;1,0>:f
  690.     (-f0.0)mac (1) r6.4<1>:f     r3.4<0;1,0>:f          r17.0<0;1,0>:f
  691.  
  692.     mov (1)     acc0.4:f                    r5.4<0;1,0>:f
  693.     mac (1)     r5.4<1>:f            r4.4<0;1,0>:f          r8.5<0;1,0>:f
  694.  
  695. END_SRC_BLOCK_ORIG_COMP_L4:            
  696.     nop
  697.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    10:uw
  698.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  699.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  700.     (f0.1) jmpi (1) ROTATE_90_L5
  701.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  702.     (f0.1) jmpi (1) ROTATE_180_L5
  703.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  704.     (f0.1) jmpi (1) ROTATE_270_L5
  705.  
  706.   // rotate 0 degree
  707. ROTATE_0_L5:  
  708.     (-f0.0)mov  (1)     acc0.5:f                                           r6.5<0;1,0>:f
  709.     (-f0.0)mac  (1)     r6.5<1>:f    r3.5<0;1,0>:f              r8.5<0;1,0>:f
  710.  
  711.     mov (1)     acc0.5:f            r5.5<0;1,0>:f
  712.     mac (1)     r5.5<1>:f    r4.5<0;1,0>:f                  r8.6<0;1,0>:f
  713.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L5
  714.  
  715.   // rotate 90 degree
  716. ROTATE_90_L5:  
  717.     (-f0.0)mov  (1)     acc0.5:f            r6.5<0;1,0>:f
  718.     (-f0.0)mac  (1)     r6.5<1>:f    r3.5<0;1,0>:f              r8.6<0;1,0>:f
  719.  
  720.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  721.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  722.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  723.  
  724.     mov (1)     acc0.5:f                                                        r5.5<0;1,0>:f
  725.     mac (1)     r5.5<1>:f     r4.5<0;1,0>:f             r17.0<0;1,0>:f
  726.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L5
  727.  
  728.   // rotate 180 degree
  729. ROTATE_180_L5:  
  730.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  731.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  732.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  733.     (-f0.0)mov (1) acc0.5:f             r6.5<0;1,0>:f
  734.     (-f0.0)mac (1) r6.5<1>:f     r3.5<0;1,0>:f          r17.0<0;1,0>:f
  735.  
  736.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  737.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  738.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  739.     mov (1)     acc0.5:f             r5.5<0;1,0>:f
  740.     mac (1)     r5.5<1>:f     r4.5<0;1,0>:f                 r17.0<0;1,0>:f
  741.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L5  
  742.  
  743.   // rotate 270 degree
  744. ROTATE_270_L5:    
  745.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  746.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  747.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  748.     (-f0.0)mov (1) acc0.5:f             r6.5<0;1,0>:f
  749.     (-f0.0)mac (1) r6.5<1>:f     r3.5<0;1,0>:f          r17.0<0;1,0>:f
  750.  
  751.     mov (1)     acc0.5:f                    r5.5<0;1,0>:f
  752.     mac (1)     r5.5<1>:f            r4.5<0;1,0>:f          r8.5<0;1,0>:f
  753.  
  754. END_SRC_BLOCK_ORIG_COMP_L5:            
  755.     nop
  756.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    12:uw
  757.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  758.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  759.     (f0.1) jmpi (1) ROTATE_90_L6
  760.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  761.     (f0.1) jmpi (1) ROTATE_180_L6
  762.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  763.     (f0.1) jmpi (1) ROTATE_270_L6
  764.  
  765.   // rotate 0 degree
  766. ROTATE_0_L6:  
  767.     (-f0.0)mov  (1)     acc0.6:f                                           r6.6<0;1,0>:f
  768.     (-f0.0)mac  (1)     r6.6<1>:f    r3.6<0;1,0>:f              r8.5<0;1,0>:f
  769.  
  770.     mov (1)     acc0.6:f            r5.6<0;1,0>:f
  771.     mac (1)     r5.6<1>:f    r4.6<0;1,0>:f                  r8.6<0;1,0>:f
  772.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L6
  773.  
  774.   // rotate 90 degree
  775. ROTATE_90_L6:  
  776.     (-f0.0)mov  (1)     acc0.6:f            r6.6<0;1,0>:f
  777.     (-f0.0)mac  (1)     r6.6<1>:f    r3.6<0;1,0>:f              r8.6<0;1,0>:f
  778.  
  779.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  780.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  781.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  782.  
  783.     mov (1)     acc0.6:f                                                        r5.6<0;1,0>:f
  784.     mac (1)     r5.6<1>:f     r4.6<0;1,0>:f             r17.0<0;1,0>:f
  785.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L6
  786.  
  787.   // rotate 180 degree
  788. ROTATE_180_L6:  
  789.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  790.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  791.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  792.     (-f0.0)mov (1) acc0.6:f             r6.6<0;1,0>:f
  793.     (-f0.0)mac (1) r6.6<1>:f     r3.6<0;1,0>:f          r17.0<0;1,0>:f
  794.  
  795.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  796.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  797.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  798.     mov (1)     acc0.6:f             r5.6<0;1,0>:f
  799.     mac (1)     r5.6<1>:f     r4.6<0;1,0>:f                 r17.0<0;1,0>:f
  800.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L6  
  801.  
  802.   // rotate 270 degree
  803. ROTATE_270_L6:    
  804.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  805.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  806.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  807.     (-f0.0)mov (1) acc0.6:f             r6.6<0;1,0>:f
  808.     (-f0.0)mac (1) r6.6<1>:f     r3.6<0;1,0>:f          r17.0<0;1,0>:f
  809.  
  810.     mov (1)     acc0.6:f                    r5.6<0;1,0>:f
  811.     mac (1)     r5.6<1>:f            r4.6<0;1,0>:f          r8.5<0;1,0>:f
  812.  
  813. END_SRC_BLOCK_ORIG_COMP_L6:            
  814.     nop
  815.     shr (1) r17.0<1>:uw    r2.2<0;1,0>:uw    14:uw
  816.     and (1) r17.0<1>:uw    r17.0<0;1,0>:uw           3:uw
  817.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    1:uw
  818.     (f0.1) jmpi (1) ROTATE_90_L7
  819.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    2:uw
  820.     (f0.1) jmpi (1) ROTATE_180_L7
  821.     cmp.e.f0.1 (1) null<1>:w    r17.0<0;1,0>:uw    3:uw
  822.     (f0.1) jmpi (1) ROTATE_270_L7
  823.  
  824.   // rotate 0 degree
  825. ROTATE_0_L7:  
  826.     (-f0.0)mov  (1)     acc0.7:f                                           r6.7<0;1,0>:f
  827.     (-f0.0)mac  (1)     r6.7<1>:f    r3.7<0;1,0>:f              r8.5<0;1,0>:f
  828.  
  829.     mov (1)     acc0.7:f            r5.7<0;1,0>:f
  830.     mac (1)     r5.7<1>:f    r4.7<0;1,0>:f                  r8.6<0;1,0>:f
  831.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L7
  832.  
  833.   // rotate 90 degree
  834. ROTATE_90_L7:  
  835.     (-f0.0)mov  (1)     acc0.7:f            r6.7<0;1,0>:f
  836.     (-f0.0)mac  (1)     r6.7<1>:f    r3.7<0;1,0>:f              r8.6<0;1,0>:f
  837.  
  838.     mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  839.     add (1) r17.0<1>:f    -r8.5<0;1,0>:f               r16.0<0;1,0>:f
  840.     add (1) r17.0<1>:f    r17.0<0;1,0>:f        -16.0:f        
  841.  
  842.     mov (1)     acc0.7:f                                                        r5.7<0;1,0>:f
  843.     mac (1)     r5.7<1>:f     r4.7<0;1,0>:f             r17.0<0;1,0>:f
  844.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L7
  845.  
  846.   // rotate 180 degree
  847. ROTATE_180_L7:  
  848.     (-f0.0)mov (1) r16.0<1>:f    r2.0<0;1,0>:uw
  849.     (-f0.0)add (1) r17.0<1>:f    -r8.5<0;1,0>:f              r16.0<0;1,0>:f
  850.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  851.     (-f0.0)mov (1) acc0.7:f             r6.7<0;1,0>:f
  852.     (-f0.0)mac (1) r6.7<1>:f     r3.7<0;1,0>:f          r17.0<0;1,0>:f
  853.  
  854.     mov (1) r16.0<1>:f    r2.1<0;1,0>:uw       
  855.     add (1) r17.0<1>:f    -r8.6<0;1,0>:f                     r16.0<0;1,0>:f
  856.     add (1) r17.0<1>:f    r17.0<0;1,0>:f              -16.0:f  
  857.     mov (1)     acc0.7:f             r5.7<0;1,0>:f
  858.     mac (1)     r5.7<1>:f     r4.7<0;1,0>:f                 r17.0<0;1,0>:f
  859.     jmpi (1) END_SRC_BLOCK_ORIG_COMP_L7  
  860.  
  861.   // rotate 270 degree
  862. ROTATE_270_L7:    
  863.     (-f0.0)mov (1) r16.0<1>:f    r2.1<0;1,0>:uw
  864.     (-f0.0)add (1) r17.0<1>:f    -r8.6<0;1,0>:f              r16.0<0;1,0>:f
  865.     (-f0.0)add (1) r17.0<1>:f    r17.0<0;1,0>:f       -16.0:f  
  866.     (-f0.0)mov (1) acc0.7:f             r6.7<0;1,0>:f
  867.     (-f0.0)mac (1) r6.7<1>:f     r3.7<0;1,0>:f          r17.0<0;1,0>:f
  868.  
  869.     mov (1)     acc0.7:f                    r5.7<0;1,0>:f
  870.     mac (1)     r5.7<1>:f            r4.7<0;1,0>:f          r8.5<0;1,0>:f
  871.  
  872. END_SRC_BLOCK_ORIG_COMP_L7:            
  873.     nop
  874.  
  875.  
  876.